- 您现在的位置：买卖IC网 > PDF目录15844 > F350-COMPASS-RD (Silicon Laboratories Inc)KIT REFERENCE DESIGN DGTL COMPSS PDF资料下载
参数资料
| 型号： | F350-COMPASS-RD |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 94/234页 |
| 文件大小： | 0K |
| 描述： | KIT REFERENCE DESIGN DGTL COMPSS |
| 标准包装： | 1 |
| 系列： | DSiT™ |
| 传感器类型： | 磁性，数字式罗盘 |
| 接口： | USB |
| 嵌入式： | 是，MCU，8 位 |
| 已供物品： | 板，电池，线缆，CD |
| 已用 IC / 零件： | C8051F350 |
| 相关产品： | C8051F350-GQR-ND - IC 8051 MCU 8K FLASH 32LQFP 336-1270-ND - IC 8051 MCU 8K FLASH 32LQFP |
| 其它名称： | 336-1165 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页当前第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页
Rev. 1.1
183
C8051F350/1/2/3
21.2. SPI0 Master Mode Operation
A SPI master device initiates all data transfers on a SPI bus. SPI0 is placed in master mode by setting the
Master Enable flag (MSTEN, SPI0CN.6). Writing a byte of data to the SPI0 data register (SPI0DAT) when
in master mode writes to the transmit buffer. If the SPI shift register is empty, the byte in the transmit buffer
is moved to the shift register, and a data transfer begins. The SPI0 master immediately shifts out the data
serially on the MOSI line while providing the serial clock on SCK. The SPIF (SPI0CN.7) flag is set to logic
1 at the end of the transfer. If interrupts are enabled, an interrupt request is generated when the SPIF flag
is set. While the SPI0 master transfers data to a slave on the MOSI line, the addressed SPI slave device
simultaneously transfers data to the SPI master on the MISO line in a full-duplex operation. Therefore, the
SPIF flag serves as both a transmit-complete and receive-data-ready flag. The data byte received from the
slave is transferred MSB-first into the master's shift register. When a byte is fully shifted into the register, it
is moved to the receive buffer where it can be read by the processor by reading SPI0DAT.
When configured as a master, SPI0 can operate in one of three different modes: multi-master mode, 3-wire
single-master mode, and 4-wire single-master mode. The default, multi-master mode is active when
NSSMD1 (SPI0CN.3) = 0 and NSSMD0 (SPI0CN.2) = 1. In this mode, NSS is an input to the device, and
is used to disable the master SPI0 when another master is accessing the bus. When NSS is pulled low in
this mode, MSTEN (SPI0CN.6) and SPIEN (SPI0CN.0) are set to 0 to disable the SPI master device, and
a Mode Fault is generated (MODF, SPI0CN.5 = 1). Mode Fault will generate an interrupt if enabled. SPI0
must be manually re-enabled in software under these circumstances. In multi-master systems, devices will
typically default to being slave devices while they are not acting as the system master device. In multi-mas-
ter mode, slave devices can be addressed individually (if needed) using general-purpose I/O pins.
Figure 21.2 shows a connection diagram between two master devices in multiple-master mode.
3-wire single-master mode is active when NSSMD1 (SPI0CN.3) = 0 and NSSMD0 (SPI0CN.2) = 0. In this
mode, NSS is not used, and is not mapped to an external port pin through the crossbar. Any slave devices
that must be addressed in this mode should be selected using general-purpose I/O pins. Figure 21.3
shows a connection diagram between a master device in 3-wire master mode and a slave device.
4-wire single-master mode is active when NSSMD1 (SPI0CN.3) = 1. In this mode, NSS is configured as an
output pin, and can be used as a slave-select signal for a single SPI device. In this mode, the output value
of NSS is controlled (in software) with the bit NSSMD0 (SPI0CN.2). Additional slave devices can be
addressed using general-purpose I/O pins. Figure 21.4 shows a connection diagram for a master device in
4-wire master mode and two slave devices.
相关PDF资料 |
PDF描述 |
|---|---|
| RP10-483.3SEW/P/M2 | CONV DC/DC 10W 18-75VIN 3.3VOUT |
| GEC25DRTN-S734 | CONN EDGECARD 50POS DIP .100 SLD |
| MAX6440UTBJTD7+T | IC BATTERY MON SNGL SOT23-6 |
| RP10-483.3SEW/N/M2 | CONV DC/DC 10W 18-75VIN 3.3VOUT |
| GEC25DRTH-S734 | CONN EDGECARD 50POS DIP .100 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| F-350XP | 功能描述:电源变压器 24V CT .18A XFORMER RoHS:否 制造商:Triad Magnetics 功率额定值:12 VA 初级电压额定值:115 V / 230 V 次级电压额定值:12 V / 24 V 安装风格:SMD/SMT 一次绕组:Dual Primary Winding 二次绕组:Dual Secondary Winding 长度:2.5 in 宽度:2 in 高度:1.062 in |
| F35100300A000G | 制造商:SL Power Electronics 功能描述:AC/DC PS SGL-OUT 10V 0.3A 3W - Bulk 制造商:SL POWER ELECTRONICS INC.- AULT 功能描述:Plug-In Adapter Single-OUT 10V 0.3A 3W |
| F35-100300-A000G | 制造商:SLPOWER 制造商全称:SL Power Electronics 功能描述:F35 UK Wall Mount 1-3 Watts Series |
| F35110273A000G | 制造商:SL Power Electronics 功能描述:AC/DC PS SGL-OUT 11V 0.3A 3W - Bulk 制造商:SL POWER ELECTRONICS INC.- AULT 功能描述:Plug-In Adapter Single-OUT 11V 0.3A 3W |
| F35-110273-A000G | 制造商:SLPOWER 制造商全称:SL Power Electronics 功能描述:F35 UK Wall Mount 1-3 Watts Series |
发布紧急采购，3分钟左右您将得到回复。