- 您现在的位置：买卖IC网 > PDF目录19710 > LC5512MV-45F484C (Lattice Semiconductor Corporation)IC XPLD 512MC 4.5NS 484FPBGA PDF资料下载
参数资料
| 型号： | LC5512MV-45F484C |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 65/99页 |
| 文件大小： | 0K |
| 描述： | IC XPLD 512MC 4.5NS 484FPBGA |
| 标准包装： | 60 |
| 系列： | ispXPLD® 5000MV |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 4.5ns |
| 电压电源 - 内部： | 3 V ~ 3.6 V |
| 逻辑元件/逻辑块数目： | 16 |
| 宏单元数： | 512 |
| 输入/输出数： | 253 |
| 工作温度： | 0°C ~ 90°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 484-BBGA |
| 供应商设备封装： | 484-FPBGA（23x23） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页当前第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
64
0
96N
M12
M23
O23
M13
196
B5
A10
0
96P
M10
M22
O22
M11
197
A3
A9
0
97N
M8
M21
O21
M9
198
B4
C9
0
97P
M6
M20
O20
M7
199
B3
D9
0
98N
M5
M19
O19
—
200
C5
F9
0
98P
M4
M18
O18
—
201
C6
E9
0
99N
M2
M1
O1
M3
202
D5
A8
——
VCCO0
——
—
VCCO0
0
99P
M0
O0
M1
203
D6
B8
—
GND (Bank 0)
—
GND (Bank 0) GND (Bank 0)
0100N
N30
O29
—
N31
—
A7
0100P
N28
O28
—
N29
—
B7
0101N
N26
O27
—
N27
—
A5
0101P
N24
O26
—
N25
—
B5
0102N
N22
O25
—
N23
—
B6
0102P
N21
O24
—
C7
0103N
N20
O23
—
E8
0103P
N18
O22
—
N19
—
E7
0104N
N16
O21
—
N17
—
E6
0104P
N14
O20
—
N15
—
D6
0105N
N12
O19
—
N13
—
D8
——
VCCO0
—
204
VCCO0
0105P
N10
O18
—
N11
—
F8
—
GND (Bank 0)
—
205
GND (Bank 0) GND (Bank 0)
0
106N
N8
O17
—
N9
—
F7
0
106P
N6
O16
—
N7
—
D7
0
107N
N5
O15
—
206
A2
C6
0
107P
N4
O14
—
207
B2
C5
0
108N
N2
O13
—
N3
—
C4
0
108P
N0
O12
—
N1
—
D5
1. Not available for differential pair.
Global Clock LVDS pair options: GCLK0 and GCLK1, as well as GCLK2 and GCLK3, can be paired together to
receive differential clocks; where GCLK0 and GCLK3 are the positive LVDS inputs.
ispXPLD 5512MX Logic Signal Connections (Continued)
sysIO
Bank
LVDS
Pair
Primary Macrocell/
Function
Alternate Outputs
Alternate
Input
208 PQFP
Pin Number
256 fpBGA
Ball Number
484 fpBGA
Ball Number
Macrocell 1 Macrocell 2
SELECT
DEVICES
DISCONTINUED
相关PDF资料 |
PDF描述 |
|---|---|
| 180-015-202L011 | CONN DB15 FEMALE HD SLD CUP TIN |
| AMM15DTAH | CONN EDGECARD 30POS R/A .156 SLD |
| AMM15DTAD | CONN EDGECARD 30POS R/A .156 SLD |
| SG6742HRSY | IC CTRLR PWM PROG GREEN CM 8SOP |
| TAJS225M010SNJ | CAP TANT 2.2UF 10V 20% 1206 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LC5512MV-45F484I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5512MV-45F672C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5512MV-45F672I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5512MV-45FN208C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5512MV-45FN208I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
发布紧急采购，3分钟左右您将得到回复。