参数资料
型号: LFEC3E-4TN100I
厂商: Lattice Semiconductor Corporation
文件页数: 112/163页
文件大小: 0K
描述: IC FPGA 3.1KLUTS 100TQFP
标准包装: 90
系列: EC
逻辑元件/单元数: 3100
RAM 位总计: 56320
输入/输出数: 67
电源电压: 1.14 V ~ 1.26 V
安装类型: 表面贴装
工作温度: -40°C ~ 100°C
封装/外壳: 100-LQFP
供应商设备封装: 100-TQFP(14x14)
3-16
DC and Switching Characteristics
LatticeECP/EC Family Data Sheet
LatticeECP/EC Internal Switching Characteristics
Over Recommended Operating Conditions
Parameter
Description
-5
-4
-3
Units
Min.
Max.
Min.
Max.
Min.
Max.
PFU/PFF Logic Mode Timing
tLUT4_PFU
LUT4 Delay (A to D Inputs to F Output)
0.25
0.31
0.36
ns
tLUT6_PFU
LUT6 Delay (A to D Inputs to OFX Output)
0.40
0.48
0.56
ns
tLSR_PFU
Set/Reset to Output of PFU
0.81
0.98
1.14
ns
tSUM_PFU
Clock to Mux (M0,M1) Input Setup Time
0.12
0.14
0.16
ns
tHM_PFU
Clock to Mux (M0,M1) Input Hold Time
-0.05
-0.06
-0.06
ns
tSUD_PFU
Clock to D Input Setup Time
0.12
0.14
0.16
ns
tHD_PFU
Clock to D Input Hold time
-0.03
-0.03
-0.04
ns
tCK2Q_PFU
Clock to Q Delay, D-type Register Configuration
0.36
0.44
0.51
ns
tLE2Q_PFU
Clock to Q Delay Latch Configuration
0.48
0.58
0.68
ns
tLD2Q_PFU
D to Q Throughput Delay when Latch is Enabled
0.50
0.60
0.69
ns
PFU Dual Port Memory Mode Timing
tCORAM_PFU
Clock to Output
0.36
0.44
0.51
ns
tSUDATA_PFU
Data Setup Time
-0.20
-0.24
-0.28
ns
tHDATA_PFU
Data Hold Time
0.26
0.31
0.36
ns
tSUADDR_PFU
Address Setup Time
-0.51
-0.62
-0.72
ns
tHADDR_PFU
Address Hold Time
0.64
0.77
0.90
ns
tSUWREN_PFU
Write/Read Enable Setup Time
-0.24
-0.29
-0.34
ns
tHWREN_PFU
Write/Read Enable Hold Time
0.30
0.36
0.42
ns
PIC Timing
PIO Input/Output Buffer Timing
tIN_PIO
Input Buffer Delay
0.56
0.67
0.78
ns
tOUT_PIO
Output Buffer Delay
1.92
2.31
2.69
ns
IOLOGIC Input/Output Timing
tSUI_PIO
Input Register Setup Time (Data Before Clock)
0.90
1.08
1.26
ns
tHI_PIO
Input Register Hold Time (Data after Clock)
0.62
0.74
0.87
ns
tCOO_PIO
Output Register Clock to Output Delay
0.33
0.40
0.46
ns
tSUCE_PIO
Input Register Clock Enable Setup Time
-0.10
-0.12
-0.14
ns
tHCE_PIO
Input Register Clock Enable Hold Time
0.12
0.14
0.17
ns
tSULSR_PIO
Set/Reset Setup Time
0.18
0.21
0.25
ns
tHLSR_PIO
Set/Reset Hold Time
-0.15
-0.18
-0.21
ns
EBR Timing
tCO_EBR
Clock to Output from Address or Data
3.64
4.37
5.10
ns
tCOO_EBR
Clock to Output from EBR output Register
0.74
0.88
1.03
ns
tSUDATA_EBR
Setup Data to EBR Memory
-0.29
-0.35
-0.41
ns
tHDATA_EBR
Hold Data to EBR Memory
0.37
0.44
0.52
ns
tSUADDR_EBR
Setup Address to EBR Memory
-0.29
-0.35
-0.41
ns
tHADDR_EBR
Hold Address to EBR Memory
0.37
0.45
0.52
ns
tSUWREN_EBR
Setup Write/Read Enable to EBR Memory
-0.18
-0.22
-0.26
ns
tHWREN_EBR
Hold Write/Read Enable to EBR Memory
0.23
0.28
0.33
ns
相关PDF资料
PDF描述
HSM43DSEF CONN EDGECARD 86POS .156 EYELET
HMM43DSEF CONN EDGECARD 86POS .156 EYELET
HSM43DRTF CONN EDGECARD 86POS DIP .156 SLD
HMM43DRTF CONN EDGECARD 86POS DIP .156 SLD
AMM22DRST CONN EDGECARD 44POS DIP .156 SLD
相关代理商/技术参数
参数描述
LFEC3E-4TN144C 功能描述:FPGA - 现场可编程门阵列 3.1K LUTs Pb-Free RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
LFEC3E-4TN144I 功能描述:FPGA - 现场可编程门阵列 3.1K LUTs 97 IO 1.2V -4 Spd I RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
LFEC3E-5F256C 功能描述:FPGA - 现场可编程门阵列 3.1K LUTs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
LFEC3E-5F256CES 功能描述:FPGA - 现场可编程门阵列 3.1 LUT 160 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256
LFEC3E-5F256I 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet