- 您现在的位置：买卖IC网 > PDF目录68607 > M306K7F8LRP 16-BIT, FLASH, 8 MHz, MICROCONTROLLER, PQFP144 PDF资料下载
参数资料
| 型号： | M306K7F8LRP |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 16-BIT, FLASH, 8 MHz, MICROCONTROLLER, PQFP144 |
| 封装： | PLASTIC, QFP-144 |
| 文件页数： | 62/284页 |
| 文件大小： | 2906K |
| 代理商： | M306K7F8LRP |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页当前第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页
LPC Bus Interface
Mitsubishi microcomputers
M16C / 6K7 Group
SINGLE-CHIP 16-BIT CMOS MICROCOMPUTER
154
Rev.1.0
Basic operation of LPC bus interface
The status transition of LPC bus interface is shown in Figure GF-7.
Setting steps for using LPC bus interface is explained below.
Setting bit3 (LPC interface enable bit) of LPC control register(02D616 ) to "1"
Choosing which LPC bus buffer channel will be used
Setting "1" to bits 4-7 (LPC bus buffer 0-3 enable bit) of LPC control register (02D616 ).
The 16-bit slave address of LPC bus buffer channel is defined by writing 16-bit slave address to LPC 1-3
address registers (02D016 - 02D516 ). If channel 1-3 LPC bus buffer is chosen, set the address to the corre-
sponding address register.
Selecting IBF/ OBE interrupt in ISA control register0 (02C816 )
Selecting OBF output port in ISA control register1 (02C916 )
<1> Example of I/O writing cycle from HOST
Writing timing is shown in Figure GF-8.
The basic communication cycles of LPC I/O protocol are 13 cycles. The data of LAD[3:0] will be read by the
_______________
rising edge of LCLK. Communication will start from LFRAME falling edge.
______________
1st cycle : When LFRAME is "Low", sending "00002 " to LAD[3:0] for communication start frame detecting.
_______________
2nd cycle : When LFRAME is "High", sending "001X2 " to LAD[3:0] for write frame detecting.
From 3rd cycle to 6th cycle: These four cycles are detecting for 16 bits slave address.
3rd cycle: The slave address which is from host is written to slave address register [15:12] through LAD[3:0]
4th cycle: The slave address which is from host is written to slave address register [11:8] through LAD[3:0]
5th cycle: The slave address which is from host is written to slave address register [7:4] through LAD[3:0]
6th cycle: The slave address which is from host is written to slave address register [3:0] through LAD[3:0]
7th and 8th cycles are used for one data byte transfer.
7th cycle: The data which is from host is written to input data buffer[3:0] through LAD[3:0]
8th cycle: The data which is from host is written to input data buffer[7:4] through LAD[3:0]
9th and 10thcycles are for changing the communication direction from host
→slave to slave→host
9th cycle: Host outputs "11112 " to LAD[3:0]
10thcycle: The LAD[3:0] will be set to Hi-Z by HOST to switch the communication direction.
11th cycle: The "00002 " (SYNC OK) is output to LAD[3:0] for acknowledge.
12th cycle: The "11112 " is output to LAD[3:0]. The XA2 and IBF flag are set. IBF interrupt signal is generated.
13th cycle: The LAD[3:0] will be set to Hi-Z by slave to switch the communication direction.
During the host write period, the bit2 (A2) status of 16 bits slave address will be latched to XA2 flag. When 8
bits data from input data buffer are read out by slave CPU, the IBF flag will be cleared simultaneously.
相关PDF资料 |
PDF描述 |
|---|---|
| M35052-001FP | 24 X 10 CHARACTERS CRT CHAR DSPL CTLR, PDSO20 |
| MAX6826LUT+T | Dual, Ultra-Low-Voltage SOT23 µP Supervisors with Manual Reset and Watchdog Timer |
| MAX6826MUT+T | Dual, Ultra-Low-Voltage SOT23 µP Supervisors with Manual Reset and Watchdog Timer |
| MAX6826RUT+T | Dual, Ultra-Low-Voltage SOT23 µP Supervisors with Manual Reset and Watchdog Timer |
| MAX6826SUT+T | Dual, Ultra-Low-Voltage SOT23 µP Supervisors with Manual Reset and Watchdog Timer |
相关代理商/技术参数 |
参数描述 |
|---|---|
| M306K9FCLRP | 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:SINGLE-CHIP 16-BIT CMOS MICROCOMPUTER |
| M306K9T2-CPE | 功能描述:M-SUPPORT TOOL RoHS:否 类别:编程器，开发系统 >> 内电路编程器、仿真器以及调试器 系列:- 产品变化通告:Development Systems Discontinuation 19/Jul/2010 标准包装:1 系列:* 类型:* 适用于相关产品:* 所含物品:* |
| M306KAFCLRP | 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:SINGLE-CHIP 16-BIT CMOS MICROCOMPUTER Description |
| M306N0FG | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 16-BIT CMOS MICROCOMPUTER |
| M306N0FGT | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 16-BIT CMOS MICROCOMPUTER |
发布紧急采购，3分钟左右您将得到回复。