- 您现在的位置：买卖IC网 > PDF目录45045 > M38503E4SP 8-BIT, OTPROM, 4 MHz, MICROCONTROLLER, PDIP42 PDF资料下载
参数资料
| 型号： | M38503E4SP |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, OTPROM, 4 MHz, MICROCONTROLLER, PDIP42 |
| 封装： | 0.600 INCH, 1.78 MM PITCH, PLASTIC, SDIP-42 |
| 文件页数： | 35/286页 |
| 文件大小： | 3016K |
| 代理商： | M38503E4SP |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页当前第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页
vi
3850 Group (Spec. H) User’s Manual
List of figures
Fig. 2.2.14 Sequence of check of interrupt request bit .......................................................... 2-19
Fig. 2.3.1 Memory map of registers relevant to timers .......................................................... 2-20
Fig. 2.3.2 Structure of Prescaler 12, Prescaler X, Prescaler Y ............................................ 2-20
Fig. 2.3.3 Structure of Timer 1 .................................................................................................. 2-21
Fig. 2.3.4 Structure of Timer 2 .................................................................................................. 2-21
Fig. 2.3.5 Structure of Timer X, Timer Y ................................................................................. 2-22
Fig. 2.3.6 Structure of Timer XY mode register ...................................................................... 2-23
Fig. 2.3.7 Structure of Timer count source selection register ............................................... 2-24
Fig. 2.3.8 Structure of Interrupt request register 1 ................................................................. 2-25
Fig. 2.3.9 Structure of Interrupt request register 2 ................................................................. 2-25
Fig. 2.3.10 Structure of Interrupt control register 1 ................................................................ 2-26
Fig. 2.3.11 Structure of Interrupt control register 2 ................................................................ 2-26
Fig. 2.3.12 Timers connection and setting of division ratios ................................................. 2-28
Fig. 2.3.13 Relevant registers setting ....................................................................................... 2-28
Fig. 2.3.14 Control procedure ..................................................................................................... 2-29
Fig. 2.3.15 Peripheral circuit example ....................................................................................... 2-30
Fig. 2.3.16 Timers connection and setting of division ratios ................................................. 2-30
Fig. 2.3.17 Relevant registers setting ....................................................................................... 2-31
Fig. 2.3.18 Control procedure ..................................................................................................... 2-32
Fig. 2.3.19 Judgment method of valid/invalid of input pulses ............................................... 2-33
Fig. 2.3.20 Relevant registers setting ....................................................................................... 2-34
Fig. 2.3.21 Control procedure ..................................................................................................... 2-35
Fig. 2.3.22 Timers connection and setting of division ratios ................................................. 2-36
Fig. 2.3.23 Relevant registers setting ....................................................................................... 2-37
Fig. 2.3.24 Control procedure ..................................................................................................... 2-38
Fig. 2.4.1 Memory map of registers relevant to Serial I/O .................................................... 2-40
Fig. 2.4.2 Structure of Serial I/O2 control register 1 .............................................................. 2-41
Fig. 2.4.3 Structure of Serial I/O2 control register 2 .............................................................. 2-41
Fig. 2.4.4 Structure of Serial I/O2 register ............................................................................... 2-42
Fig. 2.4.5 Structure of Transmit/Receive buffer register ........................................................ 2-42
Fig. 2.4.6 Structure of Serial I/O1 status register ................................................................... 2-43
Fig. 2.4.7 Structure of Serial I/O1 control register .................................................................. 2-44
Fig. 2.4.8 Structure of UART control register .......................................................................... 2-44
Fig. 2.4.9 Structure of Baud rate generator ............................................................................. 2-45
Fig. 2.4.10 Structure of Interrupt edge selection register ...................................................... 2-45
Fig. 2.4.11 Structure of Interrupt request register 1 ............................................................... 2-46
Fig. 2.4.12 Structure of Interrupt request register 2 ............................................................... 2-46
Fig. 2.4.13 Structure of Interrupt control register 1 ................................................................ 2-47
Fig. 2.4.14 Structure of Interrupt control register 2 ................................................................ 2-47
Fig. 2.4.15 Serial I/O connection examples (1) ....................................................................... 2-48
Fig. 2.4.16 Serial I/O connection examples (2) ....................................................................... 2-49
Fig. 2.4.17 Serial I/O transfer data format ............................................................................... 2-50
Fig. 2.4.18 Connection diagram ................................................................................................. 2-51
Fig. 2.4.19 Timing chart .............................................................................................................. 2-51
Fig. 2.4.20 Registers setting relevant to transmitting side..................................................... 2-52
Fig. 2.4.21 Registers setting relevant to receiving side ......................................................... 2-53
Fig. 2.4.22 Control procedure of transmitting side .................................................................. 2-54
Fig. 2.4.23 Control procedure of receiving side ...................................................................... 2-55
Fig. 2.4.24 Connection diagram ................................................................................................. 2-56
Fig. 2.4.25 Timing chart (Serial I/O1) ....................................................................................... 2-56
Fig. 2.4.26 Registers setting relevant to Serial I/O1 .............................................................. 2-57
Fig. 2.4.27 Setting of serial I/O1 transmission data ............................................................... 2-57
相关PDF资料 |
PDF描述 |
|---|---|
| M38503E4FP | 8-BIT, OTPROM, 4 MHz, MICROCONTROLLER, PDSO42 |
| M38503M6-XXXFP | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PDSO42 |
| M38503E6SP | 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PDIP42 |
| M38504E6FP | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PDSO42 |
| M38504M6-XXXSP | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PDIP42 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| M38503G4AFP#U1 | 功能描述:IC 740/3850 MCU QZ-ROM 42SSOP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微控制器， 系列:740/38000 标准包装:250 系列:80C 核心处理器:8051 芯体尺寸:8-位 速度:16MHz 连通性:EBI/EMI，I²C，UART/USART 外围设备:POR，PWM，WDT 输入/输出数:40 程序存储器容量:- 程序存储器类型:ROMless EEPROM 大小:- RAM 容量:256 x 8 电压 - 电源 (Vcc/Vdd):4.5 V ~ 5.5 V 数据转换器:A/D 8x10b 振荡器型:内部 工作温度:-40°C ~ 85°C 封装/外壳:68-LCC（J 形引线） 包装:带卷 (TR) |
| M38503G4ASP#U1 | 功能描述:IC 740/3850 MCU QZ-ROM 42DIP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微控制器， 系列:740/38000 标准包装:250 系列:80C 核心处理器:8051 芯体尺寸:8-位 速度:16MHz 连通性:EBI/EMI，I²C，UART/USART 外围设备:POR，PWM，WDT 输入/输出数:40 程序存储器容量:- 程序存储器类型:ROMless EEPROM 大小:- RAM 容量:256 x 8 电压 - 电源 (Vcc/Vdd):4.5 V ~ 5.5 V 数据转换器:A/D 8x10b 振荡器型:内部 工作温度:-40°C ~ 85°C 封装/外壳:68-LCC（J 形引线） 包装:带卷 (TR) |
| M38503M2404F | 制造商:Panasonic Industrial Company 功能描述:IC |
| M38503M4A-210SP | 制造商:Renesas Electronics Corporation 功能描述: |
| M38504E6FP | 制造商:Renesas Electronics Corporation 功能描述:MCU 3/5V 24K 42-SSOP - Trays |
发布紧急采购，3分钟左右您将得到回复。