- 您现在的位置：买卖IC网 > PDF目录80392 > M38749EFFS 8-BIT, UVPROM, 6.4 MHz, MICROCONTROLLER, CQCC80 PDF资料下载
参数资料
| 型号： | M38749EFFS |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, UVPROM, 6.4 MHz, MICROCONTROLLER, CQCC80 |
| 封装： | CERAMIC, LCC-80 |
| 文件页数： | 318/358页 |
| 文件大小： | 4216K |
| 代理商： | M38749EFFS |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页当前第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页
1-47
HARDWARE
FUNCTIONAL DESCRIPTION
3874 Group User’s Manual
Fig. 39 Structure of serial I/O3 automatic transfer data pointer
(1) 8-bit serial I/O mode
Address 001316 is the serial I/O3 register. When selecting an inter-
nal synchronous clock, serial transfer of the 8-bit serial I/O starts
by the write signal to the serial I/O3 register (address 001316).
The serial transfer status flag of the serial I/O3 control register 2
indicates the serial I/O3 register status. The flag is set to “1” by a
serial I/O3 register write, which triggers a transfer start. After the
8-bit transfer is completed, the flag is reset to “0” and a serial I/O3
interrupt request occurs simultaneously.
When an external synchronous clock is selected, the contents of
the serial I/O3 register are continually shifted while the transfer
clock inputs to SCLK3. In this case, control the clock externally.
(2) Automatic transfer serial I/O mode
Since read and write to the serial I/O3 register are controlled by
the serial I/O3 automatic transfer controller, address 001316 func-
tions as the transfer counter (in byte units).
In order to make a serial transfer through the serial I/O3 automatic
transfer RAM (addresses 020016 to 02FF16), it is necessary to set
the serial I/O3 automatic transfer data pointer before transferring
data. The automatic transfer data pointer set bits indicate the low-
order 8 bits of the start data stored address. The automatic
transfer RAM transmit/receive address select bit can divide the
256-byte serial I/O3 automatic transfer RAM into two areas: 128-
byte transmit data area and 128-byte receive data area.
When an internal synchronous clock is selected and any of the fol-
lowing conditions apply, the transfer interval between each 1-byte
data can be set by the automatic transfer interval set bits of the
serial I/O3 control register 3:
1. The handshake signal is not used.
2. The handshake signal’s SRDY3 output, SBUSY3 output, and
SSTB3 output are used independently.
3. The handshake signal’s output is used in groups: SRDY3/SSTB3
output or SBUSY3/SSTB3.
There are 32 values among 2 and 33 cycles of the transfer clock.
When the automatic transfer interval setting is valid and SBUSY3
output is used, and the SBUSY3 and SSTB3 output function as sig-
nal for each transfer data set by the SBUSY3 outputSSTB3 output
function selection bit, there is the transfer interval before the first
data is transmitted/received, as well as after the last data is trans-
mitted/received. When using SSTB3 output, regardless of the
contents of the SBUSY3 output SSTB3 output function selection
bit, this transfer interval become 2 cycles longer than the value set
for each 1-byte data. In addition, when using the combined output
of SBUSY3 and SSTB3 as the signal for each transfer data set, the
transfer interval after completion of transmission/receipt of the last
data become 2 cycles longer than the set value.
When selecting an external synchronous clock, the automatic
transfer interval cannot be set.
After all of the above bit settings have been completed, and an in-
ternal synchronous clock has been selected, serial automatic
transfer starts when the value of the number of transfer bytes,
decremented by 1, is written to the transfer counter (address
001316). When an external synchronous clock is selected, write
the value of the transfer bytes, decremented by 1, to the transfer
counter, and input the transfer clock to SCLK3 after 5 or more
cycles of internal clock
φ.
Set the transfer interval of each 1-byte data transmission to 5 or
more cycles of the internal clock
φ after the rising edge of the last
bit of a 1-byte data.
Regardless of internal or external synchronous clock, the auto-
matic transfer data pointer and transfer counter are both
decremented after receipt of each 1-byte data is completed and it
is written to the automatic transfer RAM. The serial transfer status
flag is set to “1” by writing to the transfer counter which triggers
the start of transmission. After the last data is written to the auto-
matic transfer RAM, the serial transfer status flag is set to “0” and
a serial I/O3 interrupt request occurs simultaneously.
The write values of the automatic transfer data pointer set bits and
the automatic transfer interval set bits are kept in the latch. As a
transfer counter write occurs, each value is transferred to its corre-
sponding decrement counter.
b7
b0
Serial I/O3 automatic transfer data pointer
(SIO3DP : address 001716)
Automatic transfer data pointer set bits
Indicates the low-order 8 bits of the address stored the start data on the
serial I/O3 automatic transfer RAM.
Write: kept in latch
Read: from decrement counter
相关PDF资料 |
PDF描述 |
|---|---|
| MC68HC705JP7CS | 8-BIT, UVPROM, 2.1 MHz, MICROCONTROLLER, CDIP28 |
| MB90574PFF | 16-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP120 |
| M8833F2W-15T1T | 128K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQFP52 |
| M8834F1Y-15K6T | 256K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQCC52 |
| M8834F1Y-90K6T | 256K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQCC52 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| M38749EFF-XXXFS | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38749EFF-XXXGP | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38749EFT-XXXFS | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38749EFT-XXXGP | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38749M4D-XXXFS | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
发布紧急采购，3分钟左右您将得到回复。