- 您现在的位置：买卖IC网 > PDF目录80392 > M38749EFFS 8-BIT, UVPROM, 6.4 MHz, MICROCONTROLLER, CQCC80 PDF资料下载
参数资料
| 型号： | M38749EFFS |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, UVPROM, 6.4 MHz, MICROCONTROLLER, CQCC80 |
| 封装： | CERAMIC, LCC-80 |
| 文件页数： | 321/358页 |
| 文件大小： | 4216K |
| 代理商： | M38749EFFS |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页当前第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页
1-50
3874 Group User’s Manual
HARDWARE
FUNCTIONAL DESCRIPTION
q SBUSY3 input signal
The SBUSY3 input is a signal which receives a request for a stop of
transmission/reception from the serial transfer destination.
When the internal synchronous clock is selected, input an “H” level
signal into the SBUSY3 input and an “L” level signal into the SBUSY3
input in the initial status in which transfer is stopped.
When starting a transmit/receive operation, input an “L” level signal
into the SBUSY3 input and an “H” level signal into the SBUSY3 input
in the period of 1.5 cycles or more of the transfer clock. Then,
transfer clocks are output from the SCLK3 output.
When an “H” level signal is input into the SBUSY3 input and an “L”
level signal into the SBUSY3 input after a transmit/receive operation
is started, this transmit/receive operation are not stopped immedi-
ately and the transfer clocks from the SCLK3 output are not
stopped until the specified number of bits is transmitted and re-
ceived.
The handshake unit of the 8-bit serial I/O is 8 bits and that of the
arbitrary bit serial I/O is the bit number adding “1” to the set value
to the transfer counter, and that of the automatic transfer serial I/O
is 8 bits.
Handshake Signal
q SSTB3 output signal
The SSTB3 output is a signal to inform an end of transmission/re-
ception to the serial transfer destination . The SSTB3 output signal
can be used only when the internal synchronous clock is selected.
In the initial status, that is, in the status in which the serial I/O ini-
tialization bit (b4) is reset to “0”, the SSTB3 output goes to “L”, and
the SSTB3 output goes to “H”.
At the end of transmit/receive operation, when the data of the se-
rial I/O3 register is all output from SOUT3, pulses which are the
SSTB3 output of “H” and the SSTB3 output of “L” are output in the
period of 1 cycle of the transfer clock. After that, each pulse is re-
turned to the initial status in which SSTB3 output goes to “L” and
the SSTB3 output goes to “H”.
Furthermore, after 1 cycle, the serial transfer status flag (b5) is re-
set to “0”.
In the automatic transfer serial I/O mode, whether making the
SSTB3 output active at an end of each 1-byte data or after comple-
tion of transfer of all data can be selected by the SBUSY3 output
SSTB3 output function selection bit (b4 of address 001516) of serial
I/O3 control register 2.
When the external synchronous clock is selected, input an “H”
level signal into the SBUSY3 input and an “L” level signal into the
SBUSY3 input in the initial status in which transfer is stopped. At
this time, the transfer clocks to be input in SCLK3 become invalid.
During serial transfer, the transfer clocks to be input in SCLK3 be-
come valid, enabling a transmit/receive operation, while an “L”
level signal is input into the SBUSY3 input and an “H” level signal is
input into the SBUSY3 input.
When changing the input values in to the SBUSY3 input and the
SBUSY3 input in these operations, change them while the SCLK3 in-
put is in a high state.
When the high impedance of the SOUT3 output is selected by the
SOUT3 output control bit (b6), the SOUT3 output becomes active,
enabling serial transfer by inputting a transfer clock to SCLK3, while
an “L” level signal is input into the SBUSY3 input and an “H” level
signal is input into the SBUSY3 input.
Fig. 42 SSTB3 output operation
Fig. 43 SBUSY3 input operation (internal synchronous clock)
q SBUSY3 output signal
The SBUSY3 output is a signal which requests a stop of transmis-
sion/reception to the serial transfer destination. In the automatic
transfer serial I/O mode, regardless of the internal or external syn-
chronous clock, whether making the SBUSY3 output active at
transfer of each 1-byte data or during transfer of all data can be
selected by the SBUSY3 output SSTB3 output function selection bit
(b4).
In the initial status, that is, the status in which the serial I/O initial-
ization bit (b4) is reset to “0”, the SBUSY3 output goes to “H” and
the SBUSY3 output goes to “L”.
Fig. 44 SBUSY3 input operation (external synchronous clock)
SSTB3
SCLK3
SOUT3
SBUSY3
SCLK3
SOUT3
SBUSY3
SCLK3
SOUT3
Invalid
(Output high-impedance)
相关PDF资料 |
PDF描述 |
|---|---|
| MC68HC705JP7CS | 8-BIT, UVPROM, 2.1 MHz, MICROCONTROLLER, CDIP28 |
| MB90574PFF | 16-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP120 |
| M8833F2W-15T1T | 128K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQFP52 |
| M8834F1Y-15K6T | 256K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQCC52 |
| M8834F1Y-90K6T | 256K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQCC52 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| M38749EFF-XXXFS | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38749EFF-XXXGP | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38749EFT-XXXFS | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38749EFT-XXXGP | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38749M4D-XXXFS | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
发布紧急采购，3分钟左右您将得到回复。