- 您现在的位置：买卖IC网 > PDF目录80392 > M38749EFFS 8-BIT, UVPROM, 6.4 MHz, MICROCONTROLLER, CQCC80 PDF资料下载
参数资料
| 型号： | M38749EFFS |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, UVPROM, 6.4 MHz, MICROCONTROLLER, CQCC80 |
| 封装： | CERAMIC, LCC-80 |
| 文件页数： | 343/358页 |
| 文件大小： | 4216K |
| 代理商： | M38749EFFS |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页当前第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页
1-70
Serial I/O3
When writing “1” to the serial I/O initialization bit of the serial
I/O3 control register 1, serial I/O3 is enabled, but each register
is not initialized. Set the value of each register by program.
A serial I/O3 interrupt request occurs when “0” is written to the
serial I/O initialization bit during an operation in automatic trans-
fer serial I/O mode. Disable the interrupt enable bit as necessary
by program.
A-D Converter/D-A Converter
The A-D/D-A conversion register functions as an A-D conversion
register during a read and a D-A conversion during a write. Ac-
cordingly, the D-A conversion register set value cannot be read
out.
The comparator for A-D converter uses capacitive coupling am-
plifier whose charge will be lost if the clock frequency is too low.
Therefore, make sure that f(XIN) is at least on 500 kHz during an
A-D conversion.
Do not execute the STP or WIT instruction during an A-D con-
version.
Instruction Execution Time
The instruction execution time is obtained by multiplying the fre-
quency of the internal clock
φ by the number of cycles needed to
execute an instruction. The number of cycles required to execute
an instruction is shown in the list of machine instructions.
The frequency of the internal clock
φ is half of the XIN frequency.
Data Link Layer Communication Control
The data link layer communication control circuit stops after a
reset. To restart or change modes, write “00XXXXX12” to the
communication mode register. Note that bits 4 and 5 are read-
only bits.
The P75/BUSOUT pin operates as a general-purpose pin after
release from reset. As a general-purpose port, its input/output
can be switched by the direction register.
Clock Changes
Use the LDM, STA, etc. instructions to modify the division ratio
of internal system clock
φ. (Do not use read-modify-write instruc-
tions such as CLB, SEB, etc.)
Do not modify the division ratio of the internal system clock until
the mode has been changed. For details concerning the number
of cycles necessary to change modes, refer to the clock section
in the explanation of about function blocks.
Use the LDM, STA, etc., instructions to clear interrupt request
bits assigned to the interrupt source discrimination register 1,
the interrupt source discrimination register 2, the transmit status
register, or the receive status register. (Do not use read-modify-
write instructions such as CLB, SEB, etc.)
Before executing the CLI or RTI instruction during an interrupt
processing routine, use the LDM or STA instruction to clear the
interrupt request bits of interrupt source discrimination registers
which have completed the interrupt processing.
If switching the mode between low-speed and double-speed,
switch the mode to middle/high-speed first, and then switch the
mode to double-speed by program. Do not switch the mode
from low-speed to double-speed directly. 1 to 4 machine cycles
are required for switching from low-speed mode to other mode.
Insert “clock switch timing wait” for switching the mode to
middle/high-speed, and then switch the mode to double-speed.
Table 10 lists the recommended transition process for system
clock switch.
Figure 74 shows the program example.
Table 10 Clock switch combination
Recommended transition process
Low-speed
→High-speed
Low-speed
→Middle-speed
Double-speed
→High-speed
Double-speed
→Middle-speed
Double-speed
→Low-speed
Middle-speed
→High-speed
Middle-speed
→Middle-speed
Middle-speed
→Low-speed
High-speed
→Double-speed
High-speed
→MIddle-speed
High-speed
→Low-speed
Fig. 74 Program example
Low-speed mode
→ Middle/High-speed mode → Double-speed mode switch
LDM xx, CPUM Low-speed mode
→ Middle/High-speed mode switch
NOP
Clock switch timing wait
NOP
(1 to 4 machine cycles are required for switching mode.)
LDM yy, CPUM Switch mode to double-speed
Note: CPUM = CPU mode register (address 003B16)
3874 Group User’s Manual
HARDWARE
NOTES ON PROGRAMMING
相关PDF资料 |
PDF描述 |
|---|---|
| MC68HC705JP7CS | 8-BIT, UVPROM, 2.1 MHz, MICROCONTROLLER, CDIP28 |
| MB90574PFF | 16-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP120 |
| M8833F2W-15T1T | 128K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQFP52 |
| M8834F1Y-15K6T | 256K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQCC52 |
| M8834F1Y-90K6T | 256K X 8 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQCC52 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| M38749EFF-XXXFS | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38749EFF-XXXGP | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38749EFT-XXXFS | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38749EFT-XXXGP | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38749M4D-XXXFS | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
发布紧急采购，3分钟左右您将得到回复。