参数资料
| 型号： | MA330029 |
| 厂商： | Microchip Technology |
| 文件页数： | 75/322页 |
| 文件大小： | 0K |
| 描述： | MODULE PLUG-IN DSPIC33FJ16GP102 |
| 标准包装： | 1 |
| 系列： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页当前第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页
dsPIC33FJ16GP101/102 AND dsPIC33FJ16MC101/102
6.4
External Reset (EXTR)
6.7
Trap Conflict Reset
The external Reset is generated by driving the MCLR
pin low. The MCLR pin is a Schmitt trigger input with an
additional glitch filter. Reset pulses that are longer than
the minimum pulse width will generate a Reset. Refer
to Section 26.0 “Electrical Characteristics” for
minimum pulse width specifications. The External
Reset (MCLR) Pin (EXTR) bit in the Reset Control
(RCON) register is set to indicate the MCLR Reset.
If a lower-priority hard trap occurs while a higher-prior-
ity trap is being processed, a hard trap conflict Reset
occurs. The hard traps include exceptions of priority
level 13 through level 15, inclusive. The address error
(level 13) and oscillator error (level 14) traps fall into
this category.
The Trap Reset Flag (TRAPR) bit in the Reset Control
(RCON<15>) register is set to indicate the Trap Conflict
6.4.1
EXTERNAL SUPERVISORY
CIRCUIT
Reset. Refer to Section 7.0 “Interrupt Controller” for
more information on trap conflict Resets.
Many systems have external supervisory circuits that
generate Reset signals to Reset multiple devices in the
6.8
Configuration Mismatch Reset
system. This external Reset signal can be directly con-
nected to the MCLR pin to Reset the device when the
rest of system is Reset.
To maintain the integrity of the peripheral pin select
control registers, they are constantly monitored with
shadow registers in hardware. If an unexpected
change in any of the registers occur (such as cell dis-
6.4.2
INTERNAL SUPERVISORY CIRCUIT
turbances caused by ESD or other external events), a
When using the internal power supervisory circuit to
Reset the device, the external Reset pin (MCLR)
should be tied directly or resistively to V DD . In this case,
the MCLR pin will not be used to generate a Reset. The
external Reset pin (MCLR) does not have an internal
pull-up and must not be left unconnected.
configuration mismatch Reset occurs.
The Configuration Mismatch Flag (CM) bit in the Reset
Control (RCON<9>) register is set to indicate the
configuration mismatch Reset. Refer to Section 10.0
mismatch Reset.
6.5
Software RESET Instruction (SWR)
Note:
The configuration mismatch feature and
associated Reset flag is not available on
Whenever the RESET instruction is executed, the
device will assert SYSRST, placing the device in a spe-
all devices.
cial Reset state. This Reset state will not re-initialize the
clock. The clock source in effect prior to the RESET
6.9
Illegal Condition Device Reset
instruction will remain. SYSRST is released at the next
instruction cycle, and the Reset vector fetch will
commence.
The Software Reset (Instruction) Flag (SWR) bit in the
Reset Control (RCON<6>) register is set to indicate the
software Reset.
An illegal condition device Reset occurs due to the
following sources:
? Illegal Opcode Reset
? Uninitialized W Register Reset
? Security Reset
The Illegal Opcode or Uninitialized W Access Reset
6.6
Watchdog Time-out Reset (WDTO)
Flag (IOPUWR) bit in the Reset Control (RCON<14>)
register is set to indicate the illegal condition device
Whenever a Watchdog Time-out occurs, the device will
Reset.
asynchronously assert SYSRST. The clock source will
remain unchanged. A WDT time-out during Sleep or
6.9.1
ILLEGAL OPCODE RESET
Idle mode will wake-up the processor, but will not reset
the processor.
The Watchdog Timer Time-out Flag (WDTO) bit in the
Reset Control (RCON<4>) register is set to indicate the
Reset.
A device Reset is generated if the device attempts to
execute an illegal opcode value that is fetched from
program memory.
The illegal opcode Reset function can prevent the
device from executing program memory sections that
are used to store constant data. To take advantage of
the illegal opcode Reset, use only the lower 16 bits of
each program memory section to store the data values.
The upper 8 bits should be programmed with 0x3F,
which is an illegal opcode value.
? 2011 Microchip Technology Inc.
Preliminary
DS70652C-page 75
相关PDF资料 |
PDF描述 |
|---|---|
| MA9D00-42 | DSUB CONN W/DIAGNOSTIC PORT STRT |
| MAI | ADAPTER PUSH-ON/M-SWTCH ATTCHMNT |
| MAV0020RP | VARISTOR ARRY 2ELEMENT 120V 0405 |
| MAX11503EVKIT+ | KIT EVAL FOR MAX11503 |
| MAX11504EVKIT+ | KIT EVAL FOR MAX11504 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MA330030 | 功能描述:子卡和OEM板 dsPIC33EP256GP506 PIM RoHS:否 制造商:BeagleBoard by CircuitCo 产品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit |
| MA330031 | 功能描述:子卡和OEM板 32Bit MCU 512KBFlash 128KB RAM, 80 MHz RoHS:否 制造商:BeagleBoard by CircuitCo 产品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit |
| MA330031-2 | 功能描述:子卡和OEM板 32Bit MCU 512KBFlash 128KB RAM, 80 MHz RoHS:否 制造商:BeagleBoard by CircuitCo 产品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit |
| MA330032 | 制造商:Microchip Technology Inc 功能描述:DSPIC33FJ32MC104 MOTOR CONTROL PIM - Boxed Product (Development Kits) 制造商:Microchip Technology Inc 功能描述:MOD PIM DSPIC33FJ32MC104 制造商:Microchip Technology Inc 功能描述:DSPIC33FJ32MC104, MOTOR CONTROL, PIM 制造商:Microchip Technology Inc 功能描述:dsPIC33FJ32MC104 Motor Ctrl 制造商:Microchip Technology Inc 功能描述:PLUG-IN-MODULE, DSPICDEM MOTOR CONTROL; Silicon Manufacturer:Microchip; Core Architecture:dsPIC; Core Sub-Architecture:dsPIC33; Silicon Core Number:dsPIC33F; Silicon Family Name:dsPIC33FJxxMCxxx |
| MA330033 | 制造商:Microchip Technology Inc 功能描述:DSPIC33EP512GM706 SINGLE MOTOR INTERNAL OP-1AMP PIM - Boxed Product (Development Kits) 制造商:Microchip Technology Inc 功能描述:MOD PIM DSPIC33EP512GM706 INT 制造商:Microchip Technology Inc 功能描述:dsPIC33EP512GM706 Single Motor Internal Op-Amp PIM 制造商:Microchip Technology Inc 功能描述:Single Motor Internal Op-Amp PIM w/ dsPIC33EP512GM706 制造商:Microchip Technology Inc 功能描述:dsPIC33EP512GM706 Single Motor Internal Op-Amp PIM, Plug-in Modules |
发布紧急采购，3分钟左右您将得到回复。