- 您现在的位置：买卖IC网 > PDF目录10985 > MC56F8013MFAE (Freescale Semiconductor)IC DIGITAL SIGNAL CTLR 32-LQFP PDF资料下载
参数资料
| 型号： | MC56F8013MFAE |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 101/126页 |
| 文件大小： | 0K |
| 描述： | IC DIGITAL SIGNAL CTLR 32-LQFP |
| 标准包装： | 1,250 |
| 系列： | 56F8xxx |
| 核心处理器： | 56800E |
| 芯体尺寸： | 16-位 |
| 速度： | 32MHz |
| 连通性： | I²C，SCI，SPI |
| 外围设备： | POR，PWM，WDT |
| 输入/输出数： | 26 |
| 程序存储器容量： | 16KB（8K x 16） |
| 程序存储器类型： | 闪存 |
| RAM 容量： | 2K x 16 |
| 电压 - 电源 (Vcc/Vdd)： | 3 V ~ 3.6 V |
| 数据转换器： | A/D 6x12b |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 125°C |
| 封装/外壳： | 32-LQFP |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页当前第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页
56F8013/56F8011 Data Sheet, Rev. 12
76
Freescale Semiconductor
00 = PWM5 — PWM5 Output (default)
01 = PWM5 — PWM5 Output
10 = FAULT2 — PWM FAULT2 Input
11 = T3 — Timer Channel 3 input/output
6.3.8.13
Configure GPIOA4[1:0] (CFG_A4)—Bits 1–0
These bits select the alternate function for GPIOA4.
00 = PWM4 — PWM4 Output (default)
01 = PWM4 — PWM4 Output
10 = FAULT1— PWM FAULT1 Input
11 = T2 — Timer Channel 2 input/output
NOTE:
Take care when programming the following CFG_* signals so as not to connect
two different I/O pins to the same peripheral input. For example, do not set
CFG_B7 to select SCL and also set CFG_B0 to select SCL. If this occurs for an
output signal, then the signal will be routed to two I/O pins. For input signals, the
values on the two I/O pins will be ORed together before reaching the peripheral.
6.3.9
Peripheral Clock Enable Register (SIM_PCE)
The Peripheral Clock Enable register is used to enable or disable clocks to the peripherals as a power
savings feature. The clocks can be individually controlled for each peripheral on the chip. The
corresponding peripheral should itself be disabled while its clock is shut off.
Figure 6-11 Peripheral Clock Enable Register (SIM_PCE)
6.3.9.1
I2C Clock Enable (I2C)—Bit 15
0 = The clock is not provided to the I2C module(the 12C module is disabled)
1 = Clocks to the I2C module are enabled
6.3.9.2
Reserved—Bit 14
This bit field is reserved or not implemented. It is read as 0 and cannot be modified by writing.
6.3.9.3
Analog-to-Digital Converter IPBus Clock Enable (ADC)—Bit 13
0 = The clock is not provided to the ADC module (the ADC module is disabled)
1 = Clocks to the ADC module are enabled
Base + $C
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
Read
I2C
0
ADC
0
TMR
0
SCI
0
SPI
0
PWM
Write
RESET
0
00
0
000
0
相关PDF资料 |
PDF描述 |
|---|---|
| VI-B7M-IY-F4 | CONVERTER MOD DC/DC 10V 50W |
| VI-BVT-IY-F4 | CONVERTER MOD DC/DC 6.5V 50W |
| VE-B6D-IY-B1 | CONVERTER MOD DC/DC 85V 50W |
| VI-BVT-IY-F2 | CONVERTER MOD DC/DC 6.5V 50W |
| VI-BVT-IY-F1 | CONVERTER MOD DC/DC 6.5V 50W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC56F8013MFAER2 | 制造商:Freescale Semiconductor 功能描述:16 BIT DSPHC ANGUILLA - Tape and Reel |
| MC56F8013PB | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:16-bit Digital Signal Controllers |
| MC56F8013VFAE | 功能描述:数字信号处理器和控制器 - DSP, DSC 16 BIT DSPHC ANGUILLA RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| MC56F8013VFAER2 | 功能描述:数字信号处理器和控制器 - DSP, DSC 16 BIT DSPHC ANGUILLA RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| MC56F8014 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:16-bit Digital Signal Controllers |
发布紧急采购，3分钟左右您将得到回复。