- 您现在的位置：买卖IC网 > PDF目录80416 > MC68060RC50 (MOTOROLA INC) 32-BIT, 50 MHz, MICROPROCESSOR, CPGA206 PDF资料下载
参数资料
| 型号： | MC68060RC50 |
| 厂商： | MOTOROLA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, 50 MHz, MICROPROCESSOR, CPGA206 |
| 封装： | PGA-206 |
| 文件页数： | 10/418页 |
| 文件大小： | 1277K |
| 代理商： | MC68060RC50 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页当前第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页
Caches
5-8
M68060 USER’S MANUAL
MOTOROLA
5.4.1.1 WRITETHROUGH MODE. Accesses to pages specified as writethrough are always
written to the external address, although the cycle can be buffered (depending on the state
of the ESB bit in the CACR). Writes in writethrough mode are handled with a no-write-allo-
cate policy—i.e., writes that miss in the data cache are written to memory or the write buffer,
but do not cause the corresponding line in memory to be loaded into the cache. Write
accesses that hit always write through to memory and update matching cache lines. Spec-
ifying writethrough mode for the shared pages maintains cache coherency for shared mem-
ory areas in a multiprocessing environment. The cache supplies data to instruction or data
read accesses that hit in the appropriate cache; misses cause a new cache line to be loaded
into the cache, unless no-allocate mode is selected (NAD or NAI is set) via the CACR.
5.4.1.2 COPYBACK MODE. Copyback pages are typically used for local data structures or
stacks to minimize external bus usage and reduce write access latency. Write accesses to
pages specified as copyback that hit in the data cache update the cache line and set the
corresponding D-bit without an external bus access. The dirty cached data is only written to
memory if the line is replaced due to a miss, or a writethrough or cache-inhibited access
which hits the dirty line, or a CPUSH which pushes the line. If a write access misses in the
cache, then the needed cache line is read from memory and the cache is updated if the NAD
bit in the CACR is clear. If a write miss occurs when the NAD bit is set, the cache is not
updated. When a miss causes a dirty cache line to be selected for replacement, the current
cache line data is moved to the push buffer. The replacement line is read into the cache, and
the push buffer contents are written to external memory.
5.4.2 Cache-Inhibited Accesses
Address space regions containing targets such as I/O devices and shared data structures
in multiprocessing systems can be designated cache inhibited. If a page descriptor’s CM
field indicates precise or imprecise, then the access is cache inhibited. The caching opera-
tion is identical for both cache-inhibited modes. The difference between these inhibited
cache modes has to do with recovery from an exception (either external bus error, or inter-
rupt).
If the CM field of a matching address indicates either precise or imprecise modes, the cache
controller bypasses the cache and performs an external bus transfer. The data associated
with the access is not cached internally, and the cache inhibited out (CIOUT) signal is
asserted during the bus cycle to indicate to external memory that the access should not be
cached. If the data cache line is already resident in an internal cache and the current cache
mode for that page becomes cache inhibited, either through an operating system change,
or due to a shared physical page, then the caches provide additional support for cache
coherency, by pushing the line if dirty or invalidating the line if it is valid.
If the CM field indicates precise mode, then the sequence of read and write accesses to the
page is guaranteed to match the sequence of the instruction order. In imprecise mode, the
operand pipeline allows read accesses that hit in the cache to occur before completion of a
pending write from a previous instruction. Writes will not be deferred past operand read
accesses that miss in the cache (i.e. that must be read from the bus). Precise operation
forces operand read accesses for an instruction to occur only once by preventing the instruc-
tion from being interrupted after the operand fetch stage. Otherwise, if not in precise mode
相关PDF资料 |
PDF描述 |
|---|---|
| MC68A22L | 16 I/O, PIA-GENERAL PURPOSE, CDIP40 |
| M50734FP | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PQFP72 |
| MC68HC811E2FN | EEPROM, MICROCONTROLLER, PQCC52 |
| MC68030RC33C | 32-BIT, 33.33 MHz, MICROPROCESSOR, CPGA128 |
| MDDFMM-TTL-100F | 100 MHz, OTHER CLOCK GENERATOR, PDIP4 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68060RC50 | 制造商:Freescale Semiconductor 功能描述:Microcontroller IC Clock Speed:50MHz |
| MC68060RC60 | 功能描述:微处理器 - MPU 32B W/ CACHE MMU FPU RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC6808 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:8-BIT MPUS, 8-BIT MCUS, 8-BIT PERIPHERALS |
| MC6809 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:8-Bit Microprocessing Unit |
| MC6809CP | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:8-Bit Microprocessing Unit |
发布紧急采购，3分钟左右您将得到回复。