- 您现在的位置：买卖IC网 > PDF目录45284 > MC9328MX1VH20 (MOTOROLA INC) 200 MHz, RISC PROCESSOR, PBGA256 PDF资料下载
参数资料
| 型号： | MC9328MX1VH20 |
| 厂商： | MOTOROLA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 200 MHz, RISC PROCESSOR, PBGA256 |
| 封装： | 14 X 14 MM, 1.30 MM HEIGHT, 0.80 MM PITCH, MAPBGA-256 |
| 文件页数： | 50/86页 |
| 文件大小： | 1465K |
| 代理商： | MC9328MX1VH20 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页当前第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页
54
MC9328MX1 Advance Information
MOTOROLA
Specifications
3.14 Multimedia Card/Secure Digital Host Controller
The DMA interface block controls all data routing between the external data bus (DMA access), internal
MMC/SD module data bus, and internal system FIFO access through a dedicated state machine that
monitors the status of FIFO content (empty or full), FIFO address, and byte/block counters for the MMC/
SD module (inner system) and the application (user programming).
Figure 42. Chip-Select Read Cycle Timing Diagram
T10
VSYN to OE active (Sharp = 0)
when VWAIT2 = 0
11
Ts
T10
VSYN to OE active (Sharp = 1)
when VWAIT2 = 0
22
Ts
Note:
Ts is the SCLK period which equals LCDC_CLK / (PCD + 1). Normally LCDC_CLK = 15ns.
VSYN, HSYN and OE can be programmed as active high or active low. In Figure 41 on page 53, all 3 signals are active
low.
The polarity of SCLK and LD[15:0] can also be programmed.
SCLK can be programmed to be deactivated during the VSYN pulse or the OE deasserted period. In Figure 41, SCLK is
always active.
For T9 non-display region, VSYN is non-active. It is used as an reference.
XMAX is defined in pixels.
Table 23. SDHC Bus Timing Parameter Table
Ref
No.
Parameter
1.8V +/- 0.10V
3.0V +/- 0.30V
Unit
Min
Max
Min
Max
1
CLK frequency at Data transfer Mode (PP)1—10/30
cards
0
25/5
0
25/5
MHz
2
CLK frequency at Identification Mode2
0400
0
400
KHz
3a
Clock high time1—10/30 cards
6/33
—
10/50
—
ns
Table 22. 4/8/16 Bit/Pixel TFT Color Mode Panel Timing Table (Continued)
Symbol
Description
Minimum
Corresponding Register Value
Unit
Bus Clock
5b
6b
6a
7
5a
4a
3a
CMD_DAT Input
CMD_DAT Output
4b
3b
Valid Data
1
2
相关PDF资料 |
PDF描述 |
|---|---|
| MC9328MX1VH15 | 150 MHz, MICROPROCESSOR, PBGA256 |
| MC9328MX1VM15 | 32-BIT, 150 MHz, RISC PROCESSOR, PBGA256 |
| MC9328MX1CVM15R2 | 32-BIT, 150 MHz, RISC PROCESSOR, PBGA256 |
| MC9328MX1VM20R2 | 32-BIT, 200 MHz, RISC PROCESSOR, PBGA256 |
| MC9328MX1CVM15 | 32-BIT, 150 MHz, RISC PROCESSOR, PBGA256 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC9328MX1VM15 | 功能描述:IC MCU I.MX 150MHZ 256-MAPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微控制器， 系列:i.MX1 标准包装:1 系列:87C 核心处理器:MCS 51 芯体尺寸:8-位 速度:16MHz 连通性:SIO 外围设备:- 输入/输出数:32 程序存储器容量:8KB（8K x 8） 程序存储器类型:OTP EEPROM 大小:- RAM 容量:256 x 8 电压 - 电源 (Vcc/Vdd):4 V ~ 6 V 数据转换器:- 振荡器型:外部 工作温度:0°C ~ 70°C 封装/外壳:44-DIP 包装:管件 其它名称:864285 |
| MC9328MX1VM15R2 | 功能描述:IC MCU I.MX 150MHZ 256-MAPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微控制器， 系列:i.MX1 标准包装:1 系列:87C 核心处理器:MCS 51 芯体尺寸:8-位 速度:16MHz 连通性:SIO 外围设备:- 输入/输出数:32 程序存储器容量:8KB（8K x 8） 程序存储器类型:OTP EEPROM 大小:- RAM 容量:256 x 8 电压 - 电源 (Vcc/Vdd):4 V ~ 6 V 数据转换器:- 振荡器型:外部 工作温度:0°C ~ 70°C 封装/外壳:44-DIP 包装:管件 其它名称:864285 |
| MC9328MX1VM20 | 功能描述:处理器 - 专门应用 DRAGONBALL MX1 RoHS:否 制造商:Freescale Semiconductor 类型:Multimedia Applications 核心:ARM Cortex A9 处理器系列:i.MX6 数据总线宽度:32 bit 最大时钟频率:1 GHz 指令/数据缓存: 数据 RAM 大小:128 KB 数据 ROM 大小: 工作电源电压: 最大工作温度:+ 95 C 安装风格:SMD/SMT 封装 / 箱体:MAPBGA-432 |
| MC9328MX1VM20R2 | 功能描述:处理器 - 专门应用 DRAGONBALL MX1 RoHS:否 制造商:Freescale Semiconductor 类型:Multimedia Applications 核心:ARM Cortex A9 处理器系列:i.MX6 数据总线宽度:32 bit 最大时钟频率:1 GHz 指令/数据缓存: 数据 RAM 大小:128 KB 数据 ROM 大小: 工作电源电压: 最大工作温度:+ 95 C 安装风格:SMD/SMT 封装 / 箱体:MAPBGA-432 |
| MC9328MX21 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:i.MX family of microprocessors |
发布紧急采购，3分钟左右您将得到回复。