- 您现在的位置：买卖IC网 > PDF目录2014 > MPC9331AC (IDT, Integrated Device Technology Inc)IC PLL CLOCK GEN 1:6 32-LQFP PDF资料下载
参数资料
| 型号： | MPC9331AC |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 7/13页 |
| 文件大小： | 0K |
| 描述： | IC PLL CLOCK GEN 1:6 32-LQFP |
| 标准包装： | 250 |
| 类型： | PLL 时钟发生器 |
| PLL： | 带旁路 |
| 输入： | LVCMOS，LVPECL |
| 输出： | LVCMOS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 2:6 |
| 差分 - 输入:输出： | 是/无 |
| 频率 - 最大： | 240MHz |
| 除法器/乘法器： | 是/是 |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 32-LQFP |
| 供应商设备封装： | 32-TQFP（7x7） |
| 包装： | 托盘 |
MPC9331 REVISION 7 JANUARY 31, 2013
3
2012 Integrated Device Technology, Inc.
MPC9331 Data Sheet
3.3 V 1:6 LVCMOS PLL CLOCK GENERATOR
Figure 2. MPC9331 32-Lead Package Pinout (Top View)
Table 1. Pin Configuration
Pin
I/O
Type
Function
CCLK
Input
LVCMOS PLL reference clock signal
PCLK, PCLK
Input
LVPECL
Differential PECL reference clock signal
FB_IN
Input
LVCMOS PLL feedback signal input, connect to an output
FB_SEL
Input
LVCMOS Feedback select
REF_SEL
Input
LVCMOS Reference clock select
PWR_DN
Input
LVCMOS Output frequency and power down select
FSELA
Input
LVCMOS Frequency divider select for bank A outputs
FSELB
Input
LVCMOS Frequency divider select for bank B outputs
FSELC
Input
LVCMOS Frequency divider select for bank C outputs
PLL_EN
Input
LVCMOS PLL enable/disable
CLK_STOP0-1
Input
LVCMOS Clock output enable/disable
OE/MR
Input
LVCMOS Output enable/disable (high-impedance tristate) and device reset
QA0-1, QB0-1, QC0-1
Output
LVCMOS Clock outputs
GND
Supply
Ground
Negative power supply (GND)
VCC_PLL
Supply
VCC
PLL positive power supply (analog power supply). It is recommended to use external RC filter
for the analog power supply pin VCC_PLL. Please see applications section for details.
VCC
Supply
VCC
Positive power supply for I/O and core. All VCC pins must be connected to the positive power
supply for correct operation
GND
QA1
QA0
VCC
FSELA
FSELB
FSELC
GND
QC1
QC0
VCC
FB_IN
CLK_STOP1
GND
QB0
QB1
V
CC
FB
_SEL
R
EF_SEL
PLL_EN
NC
V
CC_PLL
PWR_DN
CCLK
OE/
MR
PCKL
GND
25
26
27
28
29
30
31
32
15
14
13
12
11
10
9
12
3
4
5
6
78
24
23
22
21
20
19
18
17
16
MPC9331
NC
CLK_STOP0
NC
It is recommended to use an external RC filter for the analog VCC_PLL power supply pin. Please see Applications Information section for details.
相关PDF资料 |
PDF描述 |
|---|---|
| MPC9351FA | IC PLL CLOCK DRIVER LV 32-LQFP |
| MPC9352AC | IC CLK GEN ZD 1:11 32-LQFP |
| MPC93H51AC | IC PLL CLK DRIVER LV 32-LQFP |
| MPC93H52AC | IC CLK GEN ZD 1:11 32-LQFP |
| MPC93R51AC | IC PLL CLK DRIVER LV 32-LQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MPC9331ACR2 | 功能描述:时钟发生器及支持产品 FSL1-6 LVCMOS/LVPECL LVCMOS PLL Clk Gen RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| MPC9331FA | 功能描述:时钟发生器及支持产品 3.3V 200MHz Clock Generator RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| MPC9331FAR2 | 功能描述:IC CLOCK GEN 1:6 PLL LV 32-LQFP RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:39 系列:- 类型:* PLL:带旁路 输入:时钟 输出:时钟 电路数:1 比率 - 输入:输出:1:10 差分 - 输入:输出:是/是 频率 - 最大:170MHz 除法器/乘法器:无/无 电源电压:2.375 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:* 封装/外壳:* 供应商设备封装:* 包装:* |
| MPC9350 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:LOW VOLTAGE PLL CLOCK DRIVER |
| MPC9350AC | 功能描述:时钟驱动器及分配 2.5 3.3V 200MHz Clock Generator RoHS:否 制造商:Micrel 乘法/除法因子:1:4 输出类型:Differential 最大输出频率:4.2 GHz 电源电压-最大: 电源电压-最小:5 V 最大工作温度:+ 85 C 封装 / 箱体:SOIC-8 封装:Reel |
发布紧急采购，3分钟左右您将得到回复。