参数资料
型号: PM4332
厂商: PMC-Sierra, Inc.
元件分类: 通信及网络
英文描述: Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
中文描述: Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
文件页数: 266/446页
文件大小: 3777K
代理商: PM4332
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页当前第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页
PRELIMINARY
PM4332 TE-32
DATA SHEET
PMC-2011402
ISSUE 1
HIGH DENSITY 32 CHANNEL T1/E1/J1 FRAMER
PROPRIETARY AND CONFIDENTIAL TO PMC-SIERRA, INC., AND FOR THE INTERNAL USE OF ITS CUSTOMERS
257
T1_FDL_DIS:
The T1 data link disable bit allows the termination of the ESF data links when
in T1 mode. If T1_FDL_DIS is a logic 0, the ESF and FMS[1:0] context bits
determine the bit locations from which the data link is extracted. When the
T1_FDL_DIS bit is a logic 0, the value of the DL_CH[4:0], DL_EVEN and
DL_ODD bits is irrelevant. When T1_FDL_DIS is logic 1, a data link may be
extracted from any one of the 24 DS0s as determined by the DL_CH[4:0],
DL_EVEN and DL_ODD bits.
DL_EVEN:
The data link even select (DL_EVEN) bit controls whether or not the data link
is extracted from the even frames of the receive data stream. If DL_EVEN is
a logic 0, the data link is not extracted from the even frames. If DL_EVEN is
a logic 1, the data link is extracted from the even frames. For T1, the frames
in a superframe are numbered from 1 to 12 (or 1 to 24 in an extended
superframe). For E1, the frames within a CRC multiframe are numbered from
0 to 15. If both DL_EVEN and DL_ODD are logic 1, then the datalink is
extracted from all frames. If both DL_EVEN and DL_ODD are logic 0 (and
T1_FDL_DIS is logic 1 for T1s), no data link is extracted.
DL_ODD:
The data link odd select (DL_ODD) bit controls whether or not the data link is
extracted from the odd frames of the receive data stream. If DL_ODD is a
logic 0, the data link is not extracted from the odd frames. If DL_ODD is a
logic 1, the data link is extracted from the odd frames. If both DL_EVEN and
DL_ODD are logic 1, then the datalink is extracted from all frames. If both
DL_EVEN and DL_ODD are logic 0 (and T1_FDL_DIS is logic 1 for T1s), no
data link is extracted.
DL_BIT[7:0]:
The data link bit select (DL_BIT[7:0]) bits controls which bits of the time
slot/channel are to be extracted and passed to the HDLC controller. If
DL_BIT[x] is a logic 1, that bit is extracted as part of the data link. To extract
the data link from the entire time slot, all eight DL_BIT[x] bits must be set to a
logic 1. DL_BIT[7] corresponds to the most significant bit (bit 1, the first bit
received) of the time slot and DL_BIT[0] corresponds to the least significant
bit (bit 8, the last bit received) of the time slot. The DL_BIT[7:0] bits have no
effect when the DL_EVEN and DL_ODD bits are both logic 0.
JPN:
The JPN bit enables Japanese variations of the standard framing formats. If
the JPN bit is a logic 1 and the ESF format is selected (ESF bit is logic 1), the
相关PDF资料
PDF描述
PM4332-PI Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
PM4341A T1 TRANSCEIVER
PM4341A-QI Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
PM4341A-RI Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
PM4344 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
相关代理商/技术参数
参数描述
PM43-330K 功能描述:固定电感器 33 UH 4X4.5X3.2 MM RoHS:否 制造商:AVX 电感:10 uH 容差:20 % 最大直流电流:1 A 最大直流电阻:0.075 Ohms 工作温度范围:- 40 C to + 85 C 自谐振频率:38 MHz Q 最小值:40 尺寸:4.45 mm W x 6.6 mm L x 2.92 mm H 屏蔽:Shielded 端接类型:SMD/SMT 封装 / 箱体:6.6 mm x 4.45 mm
PM43-330K-RC 功能描述:固定电感器 33uH 10% RoHS:否 制造商:AVX 电感:10 uH 容差:20 % 最大直流电流:1 A 最大直流电阻:0.075 Ohms 工作温度范围:- 40 C to + 85 C 自谐振频率:38 MHz Q 最小值:40 尺寸:4.45 mm W x 6.6 mm L x 2.92 mm H 屏蔽:Shielded 端接类型:SMD/SMT 封装 / 箱体:6.6 mm x 4.45 mm
PM43-390K 功能描述:固定电感器 39uH RoHS:否 制造商:AVX 电感:10 uH 容差:20 % 最大直流电流:1 A 最大直流电阻:0.075 Ohms 工作温度范围:- 40 C to + 85 C 自谐振频率:38 MHz Q 最小值:40 尺寸:4.45 mm W x 6.6 mm L x 2.92 mm H 屏蔽:Shielded 端接类型:SMD/SMT 封装 / 箱体:6.6 mm x 4.45 mm
PM43390KRC 制造商:JW MILLER 功能描述:Pb Free
PM43-390K-RC 功能描述:固定电感器 39uH 10% RoHS:否 制造商:AVX 电感:10 uH 容差:20 % 最大直流电流:1 A 最大直流电阻:0.075 Ohms 工作温度范围:- 40 C to + 85 C 自谐振频率:38 MHz Q 最小值:40 尺寸:4.45 mm W x 6.6 mm L x 2.92 mm H 屏蔽:Shielded 端接类型:SMD/SMT 封装 / 箱体:6.6 mm x 4.45 mm