- 您现在的位置：买卖IC网 > PDF目录378056 > PM7367 (PMC-Sierra, Inc.) 32 link, 32 Channel Data Link Manager with PCI Interface PDF资料下载
参数资料
| 型号： | PM7367 |
| 厂商： | PMC-Sierra, Inc. |
| 英文描述： | 32 link, 32 Channel Data Link Manager with PCI Interface |
| 中文描述： | 32连接，32通道数据链路管理器与PCI接口 |
| 文件页数： | 300/323页 |
| 文件大小： | 2429K |
| 代理商： | PM7367 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页当前第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页
DATA SHEET
PM7367 FREEDM-32P32
ISSUE 2
PMC-1991499
FRAME ENGINE AND DATA LINK MANAGER
PROPRIETARY AND CONFIDENTIAL TO PMC-SIERRA, INC., AND FOR ITS CUSTOMER’S INTERNAL USE
286
25, the quiescent period is shown to be a low level on TCLK[n]. A high level,
effected by extending the high phase of the previous valid bit, is also acceptable.
Gapping of TCLK[n] can occur arbitrarily without regard to byte nor frame
boundaries.
Figure 25 – Unchannelised Transmit Link Timing
TCLK[n]
TD[n]
B1 B2 B3 B4
B5
B6
B7 B8 B1
B2
The timing relationship of the transmit clock (TCLK[n]) and data (TD[n]) signals
of a channelised T1 link is shown in Figure 26. The transmit data stream is a T1
frame with a single framing bit (F in Figure 26) followed by octet bound time-slots
1 to 24. TCLK[n] is held quiescent during the framing bit. The most significant
bit of each time-slot is transmitted first (B1 in Figure 26). The least significant bit
of each time-slot is transmitted last (B8 in Figure 26). The TD[n] bit (B8 of TS24)
before the framing bit is the least significant bit of time-slot 24. In Figure 26, the
quiescent period is shown to be a low level on TCLK[n]. A high level, effected by
extending the high phase of bit B8 of time-slot TS24, is equally acceptable. In
channelised T1 mode, TCLK[n] can only be gapped during the framing bit. It
must be active continuously at 1.544MHz during all time-slot bits. Time-slots that
are not provisioned to belong to any channel (PROV bit in the corresponding
word of the transmit channel provision RAM in the TCAS block set low) transmit
the contents of the Idle Fill Time-slot Data register.
Figure 26 – Channelised T1 Transmit Link Timing
TCLK[n]
TD[n]
B7 B8
B1
B2 B3 B4 B5 B6 B7 B8 B1 B2 B3
TS 24
TS 1
TS 2
F
The timing relationship of the transmit clock (TCLK[n]) and data (TD[n]) signals
of a channelised E1 link is shown in Figure 27. The transmit data stream is an
E1 frame with a singe framing byte (FAS/NFAS in Figure 27) followed by octet
bound time-slots 1 to 31. TCLK[n] is held quiescent during the framing byte.
The most significant bit of each time-slot is transmitted first (B1 in Figure 27).
The least significant bit of each time-slot is transmitted last (B8 in Figure 27).
The TD[n] bit (B8 of TS31) before the framing byte is the least significant bit of
time-slot 31. In Figure 27, the quiescent period is shown to be a low level on
相关PDF资料 |
PDF描述 |
|---|---|
| PM7375 | ATM SAR and PHY Processor for PCI Bus |
| PM7375-SC | LOCAL ATM SAR & PHYSICAL LAYER |
| PM7380 | FRAME ENGINE AND DATA LINK MANAGER 32P672 |
| PM7380-PI | FRAME ENGINE AND DATA LINK MANAGER 32P672 |
| PM7381 | Frame Engine and Data Link Manager |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM7367-PI | 制造商:PMC 制造商全称:PMC 功能描述:FRAME ENGINE AND DATA LINK MANAGER |
| PM-737 | 制造商:Eclipse Tools 功能描述: |
| PM7375 | 制造商:PMC 制造商全称:PMC 功能描述:LOCAL ATM SAR & PHYSICAL LAYER |
发布紧急采购，3分钟左右您将得到回复。