- 您现在的位置：买卖IC网 > PDF目录368230 > PSD511B1 PSD5XX/ZPSD5XX FAMILY FIELD-PROGRAMMABLE MICROCONTROLLER PERIPHERALS PDF资料下载
参数资料
| 型号： | PSD511B1 |
| 英文描述： | PSD5XX/ZPSD5XX FAMILY FIELD-PROGRAMMABLE MICROCONTROLLER PERIPHERALS |
| 中文描述： | PSD5XX/ZPSD5XX家庭领域，可编程微控制器外设 |
| 文件页数： | 84/153页 |
| 文件大小： | 1036K |
| 代理商： | PSD511B1 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页当前第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页
PSD5XX Famly
81
Address
Ofset
Register Name
Address
Ofset
Register Name
+A9h
STATUS FLAGS
+A8h
GLOBAL COMMAND
+A6h
DLCY
+A5h
SOFTWARE LOAD/STORE
+A4h
FREEZE COMMAND
+A3h
CMD3
+A2h
CMD2
+A1h
CMD1
+A0h
CMD0
+9Fh
CNTR3
+9Eh
CNTR3
+9Dh
CNTR2
+9Ch
CNTR2
+9Bh
CNTR1
+9Ah
CNTR1
+99h
CNTR0
+98h
CNTR0
+97h
IMG3
+96h
IMG3
+95h
IMG2
+94h
IMG2
+93h
IMG1
+92h
IMG1
+91h
IMG0
+90h
IMG0
Table 23. Ofset Address Map of Counter/Timer-Unit Registers
Counter/Timer
Operation
(Cont.)
9.6.2 Counter/Timer Registers
Registers CNTR0,CNTR1,CNTR2 and CNTR3 serve as actual counting logic. Registers
IMG0,IMG1,IMG2 and IMG3 serve as images of these Counter/Timers. Depending upon the
selected mode of operation, a Counter can load a new value or transfer its content to the
image register. Registers IMG0 - IMG3 and CNTR0 - CNTR3 are accessible to the
Microcontroller only before setting the start bit (Bit 1 in the Global Command Register).
When CNTR0-CNTR3 are active, the value in the read operation is not guaranteed to be
stable and during a write operation there could be contention between the image register
write and microcontroller write. Therefore the access of registers CNTR0-CNTR3 should
be suspended when the Counter/Timers are active. Only IMG0, IMG1, IMG2 and IMG3
registers are accessible when the Counter/Timers are active.
Tables 23 and 23a give the address map for the various port and Counter/Timer-unit
registers. This address offset map is of the host processor, relative to CSIOP (Chip Select
Input Output Port) i.e. address space allocated by the host Microcontroller to access all the
PSD5XX embedded peripherals.
Table 23a is for 16-bit Motorola Microcontrollers which require different address offsets.
相关PDF资料 |
PDF描述 |
|---|---|
| PSD512B0 | 500V 100kRad Hi-Rel Single N-Channel SEE Hardened MOSFET in a TO-205AF package; A IRHF7430SE with Standard Packaging |
| PSD512B1 | -100V 100kRad Hi-Rel Single P-Channel TID Hardened MOSFET in a SMD-2 package; Similar to IRHNA597160 with optional Total Dose Rating of 300kRads |
| PSD511B1-C-70U | Low Cost Field Programmable Microcontroller Peripherals |
| PSD501B1-C-90JI | Low Cost Field Programmable Microcontroller Peripherals |
| PSD511B1-C-90JI | Low Cost Field Programmable Microcontroller Peripherals |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PSD511B1-12J | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Peripheral |
| PSD511B1-12JI | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Peripheral |
| PSD511B1-12LI | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Peripheral |
| PSD511B1-12U | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Peripheral |
| PSD511B1-12UI | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Peripheral |
发布紧急采购，3分钟左右您将得到回复。