- 您现在的位置：买卖IC网 > PDF目录296863 > PSD913F1V-12J (意法半导体) Flash In-System Programmable ISP Peripherals For 8-bit MCUs PDF资料下载
参数资料
| 型号： | PSD913F1V-12J |
| 厂商： | 意法半导体 |
| 英文描述： | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| 中文描述： | Flash在系统可编程ISP的外设的8位微控制器 |
| 文件页数： | 76/94页 |
| 文件大小： | 476K |
| 代理商： | PSD913F1V-12J |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页当前第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页
PSD9XX Family
Preliminary Information
74
NOTE: 1. Fast Slew Rate output available on PA[3:0], PB[3:0], and PD[2:0].
-12
-15
-20
Symbol
Parameter
Conditions
Min
Max
Min
Max
Min
Max
Unit
tLVLX
ALE or AS Pulse Width
26
30
tAVLX
Address Setup Time
(Note 1)
9
10
12
ns
tLXAX
Address Hold Time
(Note 1)
9
12
14
ns
tAVWL
Address Valid to Leading
Edge of WR
(Notes 1 and 3)
17
20
25
ns
t SLWL
CS Valid to Leading Edge of WR
(Note 3)
17
20
25
ns
t DVWH
WR Data Setup Time
(Note 3)
45
50
ns
t WHDX
WR Data Hold Time
(Note 3)
7
8
10
ns
t WLWH
WR Pulse Width
(Note 3)
46
48
53
ns
tWHAX1
Trailing Edge of WR to Address Invalid
(Note 3)
10
12
17
ns
tWHAX2
Trailing Edge of WR to DPLD Address
(Notes 3 and 4)
0
ns
Input Invalid
tWHPV
Trailing Edge of WR to Port Output
Valid Using I/O Port Data Register
(Note 3)
33
35
40
ns
tAVPV
Address Input Valid to Address
(Note 2)
33
35
40
ns
Output Delay
Write Timing (3 V Versions)
NOTES: 1. Any input used to select an internal PSD813F function.
2. In multiplexed mode, latched addresses generated from ADIO delay to address output on any Port.
3. WR timing has the same timing as E, LDS, UDS, WRL, and WRH signals.
4. Address hold time for DPLD inputs that are used to generate chip selects for internal PSD memory.
Microcontroller Interface – PSD9XXFV AC/DC Parameters
(3 V Versions)
-12
-15
-20
Fast
Slew
PT
TURBO
Rate
Symbol
Parameter
Conditions Min
Max
Min
Max
Min
Max
Aloc
OFF
(Note 1)
Unit
tPD
PLD Input Pin/Feedback
to PLD Combinatorial
40
45
50
Add 4
Add 20 Sub 6
ns
Output
tARD
PLD Array Delay
Any
25
29
33
Add 4
ns
Micro
Cell
PLD Combinatorial Timing (3 V Versions)
相关PDF资料 |
PDF描述 |
|---|---|
| PSD913F1V-12JI | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD913F1V-12M | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD933212JIT | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD933212JT | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD933212MT | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PSD913F1V-12JI | 制造商:STMICROELECTRONICS 制造商全称:STMicroelectronics 功能描述:Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD913F1V-12M | 制造商:STMICROELECTRONICS 制造商全称:STMicroelectronics 功能描述:Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD913F1V-12MI | 制造商:STMICROELECTRONICS 制造商全称:STMicroelectronics 功能描述:Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD913F1V-12U | 制造商:STMICROELECTRONICS 制造商全称:STMicroelectronics 功能描述:Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD913F1V-12UI | 制造商:STMICROELECTRONICS 制造商全称:STMicroelectronics 功能描述:Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
发布紧急采购，3分钟左右您将得到回复。