- 您现在的位置：买卖IC网 > PDF目录69321 > RCPXA271FC0312 (MARVELL SEMICONDUCTOR INC) 312 MHz, MICROPROCESSOR, PBGA336 PDF资料下载
参数资料
| 型号： | RCPXA271FC0312 |
| 厂商： | MARVELL SEMICONDUCTOR INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 312 MHz, MICROPROCESSOR, PBGA336 |
| 封装： | 14 X 14 MM, 1.55 MM HEIGHT, 0.65 MM PITCH, LEAD FREE, CSP-336 |
| 文件页数： | 4/138页 |
| 文件大小： | 1048K |
| 代理商： | RCPXA271FC0312 |
第1页第2页第3页当前第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页
Part 3: LPSDRAM Operations
LPSDRAM Command and Operation
Intel PXA27x Processor Family Memory Subsystem
101
LPSDRAM Command and Operation
17
17.1
LPSDRAM No Operation / LPSDRAM Deselect
The No Operation / LPSDRAM Deselect command is used on a LPSDRAM that is selected
(D-CS# / R-DS# is low). It is also used to deselect the LPSDRAM by preventing new commands
from being executed. Operations already in progress are not affected.
17.2
LPSDRAM Active
The Active command is used to activate a row in particular bank for a subsequent read or write
access. The value of the bank D-BA[1:0] and the row address needs to be provided. The row
remains active until a precharge command is issued to the bank. A Precharge command must be
issued before opening a different row in the same bank.
More than one bank can be active at any time. A read or write command could be issued to that
row, subject to the tRCD specification. tRCD (min) should be divided by the clock period and
rounded up to the next whole number to determine the earliest clock edge after the active command
on which the read/write can be entered. A subsequent Active command to another row in the same
bank can only be issued after the previous row has been closed. The minimum time interval
between two successive active commands on the same bank is defined by tRC. The minimum time
interval between two successive active commands on the different banks is defined by tRRD. This is
illustrated in Figure 34 on page 104.
17.3
LPSDRAM Read Command
Read command is used to initiate a burst read to an active row. The value of D-BA[1:0] select the
bank and address inputs select the starting column location. The value of A11 determines whether
or not auto precharge is used. Output data appears on the data bus, subject to the logic level on the
D-DM[1:0] inputs two clocks earlier. D-DM[1:0] latency for read command is 2 clock cycles.
The burst length is set in the mode register. The starting column and bank address is provided along
with the auto precharge option. During read bursts, the starting valid data-out corresponding to the
starting column address will be available after CAS latency cycles after the read command. Each
subsequent data-out will be valid by the next positive edge of the clock. This is shown in Figure 35,
“LPSDRAM Example of CAS# Latency, CL = 2” on page 105 with a CAS latency of 2. Data from
a read burst may be truncated by a subsequent read command. The first data from the new burst
follows either the last element of a completed burst or the last desired element of a longer burst that
is being truncated. The new read command can be issued as early as CL-1 cycles before the last
desired element. This is shown in Figure 36, “Consecutive LPSDRAM Read Bursts with CL = 2”
Figure 37 on page 105 shows random LPSDRAM access reads. These can be issued to the same or
different banks.
相关PDF资料 |
PDF描述 |
|---|---|
| RCPXA271FC0416 | 416 MHz, MICROPROCESSOR, PBGA336 |
| RD151TS3312ARPH0 | 20 MHz, OTHER CLOCK GENERATOR, PDSO8 |
| RD151TS3314ARPH0 | 80 MHz, OTHER CLOCK GENERATOR, PDSO8 |
| RD151TS3326ARPH0 | 80 MHz, OTHER CLOCK GENERATOR, PDSO8 |
| RD15LD74ANPT0 | SPECIALTY LOGIC CIRCUIT, PDIP20 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| RCQ50110S05 | 功能描述:DC-DC CONV, RAILWAY, 50W 制造商:xp power 系列:RCQ 包装:散装 零件状态:有效 类型:隔离模块 输出数:1 电压 - 输入（最小值）:66V 电压 - 输入（最大值）:160V 电压 - 输出 1:5V 电压 - 输出 2:- 电压 - 输出 3:- 电流 - 输出（最大值）:10A 功率（W） - 制造系列:50W 电压 - 隔离:3kV（3000V） 应用:ITE（商业），铁路 特性:远程开/关 安装类型:通孔 封装/外壳:8-DIP 模块 大小/尺寸:2.28" 长 x 1.45" 宽 x 0.50" 高（57.9mm x 36.8mm x 12.7mm） 工作温度:-40°C ~ 35°C 效率:90% 功率（W） - 最大值:50W 标准包装:1 |
| RCQ50110S12 | 功能描述:DC-DC CONV, RAILWAY, 50W 制造商:xp power 系列:RCQ 包装:散装 零件状态:有效 类型:隔离模块 输出数:1 电压 - 输入（最小值）:66V 电压 - 输入（最大值）:160V 电压 - 输出 1:12V 电压 - 输出 2:- 电压 - 输出 3:- 电流 - 输出（最大值）:4.17A 功率（W） - 制造系列:50W 电压 - 隔离:3kV（3000V） 应用:ITE（商业），铁路 特性:远程开/关 安装类型:通孔 封装/外壳:8-DIP 模块 大小/尺寸:2.28" 长 x 1.45" 宽 x 0.50" 高（57.9mm x 36.8mm x 12.7mm） 工作温度:-40°C ~ 35°C 效率:91% 功率（W） - 最大值:50W 标准包装:1 |
| RCQ50110S15 | 功能描述:DC-DC CONV, RAILWAY, 50W 制造商:xp power 系列:RCQ 包装:散装 零件状态:有效 类型:隔离模块 输出数:1 电压 - 输入（最小值）:66V 电压 - 输入（最大值）:160V 电压 - 输出 1:15V 电压 - 输出 2:- 电压 - 输出 3:- 电流 - 输出（最大值）:3.33A 功率（W） - 制造系列:50W 电压 - 隔离:3kV（3000V） 应用:ITE（商业），铁路 特性:远程开/关 安装类型:通孔 封装/外壳:8-DIP 模块 大小/尺寸:2.28" 长 x 1.45" 宽 x 0.50" 高（57.9mm x 36.8mm x 12.7mm） 工作温度:-40°C ~ 35°C 效率:92% 功率（W） - 最大值:50W 标准包装:1 |
| RCQ50110S24 | 功能描述:DC-DC CONV, RAILWAY, 50W 制造商:xp power 系列:RCQ 包装:散装 零件状态:有效 类型:隔离模块 输出数:1 电压 - 输入（最小值）:66V 电压 - 输入（最大值）:160V 电压 - 输出 1:24V 电压 - 输出 2:- 电压 - 输出 3:- 电流 - 输出（最大值）:2.08A 功率（W） - 制造系列:50W 电压 - 隔离:3kV（3000V） 应用:ITE（商业），铁路 特性:远程开/关 安装类型:通孔 封装/外壳:8-DIP 模块 大小/尺寸:2.28" 长 x 1.45" 宽 x 0.50" 高（57.9mm x 36.8mm x 12.7mm） 工作温度:-40°C ~ 35°C 效率:91% 功率（W） - 最大值:50W 标准包装:1 |
| RCQ5072S05 | 功能描述:DC-DC CONV, RAILWAY, 50W 制造商:xp power 系列:RCQ 包装:散装 零件状态:有效 类型:隔离模块 输出数:1 电压 - 输入（最小值）:43V 电压 - 输入（最大值）:101V 电压 - 输出 1:5V 电压 - 输出 2:- 电压 - 输出 3:- 电流 - 输出（最大值）:10A 功率（W） - 制造系列:50W 电压 - 隔离:3kV（3000V） 应用:ITE（商业），铁路 特性:远程开/关 安装类型:通孔 封装/外壳:8-DIP 模块 大小/尺寸:2.28" 长 x 1.45" 宽 x 0.50" 高（57.9mm x 36.8mm x 12.7mm） 工作温度:-40°C ~ 35°C 效率:90% 功率（W） - 最大值:50W 标准包装:1 |
发布紧急采购，3分钟左右您将得到回复。