- 您现在的位置：买卖IC网 > PDF目录69327 > S3P9664-SK 8-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PDSO20 PDF资料下载
参数资料
| 型号： | S3P9664-SK |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PDSO20 |
| 封装： | 0.300 INCH, SOP-20 |
| 文件页数： | 16/148页 |
| 文件大小： | 784K |
| 代理商： | S3P9664-SK |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页当前第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页
S3C9664/P9664 (Preliminary Spec)
UNIVERSAL SERIAL BUS
13-7
INTRRUPT ENDPOINTS STATUS REGISTER (EP1CSR, EP2CSR)
EP1CSR register controls Endpoint 1, and also holds status bits for Endpoint 1. EP1CSR is located at F2H and is
read/write addressable. EP2CSR register controls Endpoint2, and the contents is perfectly same to EP1CSR.
EP2CSR is located at F9H and is read/write addressable.
EP1CSR and EP2CSR have two modes. These are IN and OUT mode which are decided by ENDPOINT_MODE
register. The below is IN mode configuration.
Bit7
CLR_DATA_TOGGLE : MCU write "1" to this bit for initializing data toggle sequence. Data toggle
sequence can be monitored through WRT_CNT register.
Bit6
MAXP[3].
Bit5
MAXP[2].
Bit4
MAXP[1].
Bit3
MAXP[0].
— KS86P6604 is a low speed USB controller so the maximum packet size is 8 bytes,
— This part is a limitation of MAXMUM packet size so the device can not send more data than this
value.
Bit2
UC_FIFO_FLUSH : MCU sets this bit for initializing the FIFO. MCU can not clear IN_PKT_RDY so if
MCU want to clear IN_PKT_RDY after set then MCU should issue UC_FIFO_FLUSH for clearing
IN_PKT_RDY.
Bit1
FORCE_STALL : MCU sets this bit for sending stall packet. This flag will not be cleared by SIE. So
MCU should clear this flag for stopping stall condition. Device will send stall until this flag is cleared.
Bit0
IN_PKT_RDY : MCU sets this bit after loading data to FIFO. SIE will clear this flag after sending data to
host. An interrupt is generated when this flag is cleared. If MCU issue UC_FIFO_FLUSH during this flag
set then this flag is cleared and generate interrupt to MCU. So MCU will get interrupt directly after setting
UC_FIFO_FLUSH flag if this flag was set.
相关PDF资料 |
PDF描述 |
|---|---|
| S3C9664XX-DK | 8-BIT, MROM, 6 MHz, MICROCONTROLLER, PDIP20 |
| S5964 | PCI BUS CONTROLLER, PBGA256 |
| S6A0072 | 16 X 40 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC90 |
| S80960SB16 | 32-BIT, 16 MHz, RISC PROCESSOR, PQFP80 |
| S80C188EB-13 | 16-BIT, 13 MHz, MICROPROCESSOR, PQFP80 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| S3P9688 | 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:8-bit single-chip CMOS microcontrollers |
| S3PDB100 | 制造商:SIRECTIFIER 制造商全称:Sirectifier Semiconductors 功能描述:Three Phase Rectifier Modules |
| S3PDB100N08 | 制造商:SIRECTIFIER 制造商全称:Sirectifier Semiconductors 功能描述:Three Phase Rectifier Modules |
| S3PDB100N12 | 制造商:SIRECTIFIER 制造商全称:Sirectifier Semiconductors 功能描述:Three Phase Rectifier Modules |
| S3PDB100N14 | 制造商:SIRECTIFIER 制造商全称:Sirectifier Semiconductors 功能描述:Three Phase Rectifier Modules |
发布紧急采购，3分钟左右您将得到回复。