Table of Contents
2/160
-
1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . ... . . . . . . . . . ... .. .. ... .. . ... .. . . ... .. . 4
2 PIN DESCRIPTION . . . . . . . . . . . . .... . ... .. . . .. .... .... .. . . . . . . . . . . . . . ... .. . .... . 7
3 REGISTER & MEMORY MAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
4 FLASH PROGRAM MEMORY . . . . . . . . . . . . . . . . . .... . . . ... . . . . . . . . . . . . . ... .. . . .. . 19
4.1 INTRODUCTION . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 19
4.2 MAIN FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... .... ... . . . . . . . . ... .. . . . 19
4.3 STRUCTURE . . . . . . . . . . . . .... . ... .. . . . . .... .... .. . . . . . . . . . . . . . ... .. . .... 19
4.4 PROGRAM MEMORY READ-OUT PROTECTION . . . . . . . . . . . . . . . . . . . .... . . ... .. 19
4.5 ICP (IN-CIRCUIT PROGRAMMING) . . . . . . . . . . . . . . .... .... ... . ... .. . . ... .. . . . 20
4.6 IAP (IN-APPLICATION PROGRAMMING) . . . . . .... ... . . . ... .. .. .. .. . . . . . . ... .. 21
5 CENTRAL PROCESSING UNIT . . .... . ... .. . . . . .... .... .. . .... .. . . . . . . ... .. . . . . . 22
5.1 INTRODUCTION . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 22
5.2 MAIN FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... .... ... . . . . . . . . ... .. . . . 22
5.3 CPU REGISTERS . . . .... . . . . .. . . . . . . . . . . . . . ... ... . . . . . . . . . . ... .. .. . . . . . . 22
6 SUPPLY, RESET AND CLOCK MANAGEMENT . . . .... .... .. . .... .. . . . . . . ... .. . .... 25
6.1 CLOCK SYSTEM . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 25
6.2 RESET SEQUENCE MANAGER (RSM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ... .. 26
6.3 LOW VOLTAGE DETECTOR (LVD) . . . . . . . . . . . . . . .... . . . .... . ... .. . . ... .. . . . 29
6.4 POWER SUPPLY MANAGEMENT . . . . . . . . . . . ... . . . . . . . . . .... ... . . . . . . . . . . . . 30
7 INTERRUPTS . . .... .. . . . . . . . . .... . ... .. . . . . .... .... .. . .... .. . . . . . . ... .. . . . . . 38
7.1 INTRODUCTION . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 38
7.2 MASKING AND PROCESSING FLOW . . . . . . . .... ... . . . . . . . . . . . . . . . . . .. . ... .. 38
7.3 INTERRUPTS AND LOW POWER MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
7.4 CONCURRENT & NESTED MANAGEMENT . . . . . . . .... . . . . ... . ... .. . . ... .. . . . 40
7.5 INTERRUPT REGISTER DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
8 POWER SAVING MODES . . . . . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... .. 44
8.1 INTRODUCTION . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 44
8.2 WAIT MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . ... 44
8.3 HALT MODE . . . . . . . . . . . . . . . . . . . .... . ... .. .. .. . . . . . . . . . . . . ... . . . .... . ... 45
9 I/O PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ... . . . . ... .. ... .. .. ... .. . ... .. . . ... . . 46
9.1 INTRODUCTION . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 46
9.2 FUNCTIONAL DESCRIPTION . . . . . .... .. . .... . ... .. .. .. .... . . . ... . . . . . . . . . . 46
9.3 I/O PORT IMPLEMENTATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
9.4 REGISTER DESCRIPTION . .... . ... .. . . ... ... . ... .. . . ... .. . .... . ... .. . . ... 52
10 MISCELLANEOUS REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
11 ON-CHIP PERIPHERALS . . . . . . .... . ... .. . . ... ... . ... .. . . ... .. . . ... . ... .. .. ... 56
11.1 WATCHDOG TIMER (WDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
11.2 DATA TRANSFER COPROCESSOR (DTC) . . .... . . . ... . . . . . . . . . . . . . ... ... . . . . 58
11.3 USB INTERFACE (USB) . . . . . . . . . . . . . ... .. ... .. .. ... .. .. ... .. .. .... . . ... .. 62
11.4 16-BIT TIMER . . . . . . . . . . . . . . . . . . .... . ... .. .. .. . . . . . . . . . . . . ... . . . .... . ... 76
11.5 PWM/BRM GENERATOR (DAC) . . . .... .. . .... . ... .. .. .. .... . . . ... . . . . . . . . . . 88
11.6 SERIAL PERIPHERAL INTERFACE (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . .... . . ... .. 94
1