- 您现在的位置：买卖IC网 > PDF目录382605 > TLC32047IFN (Texas Instruments, Inc.) Wide-Band Analog Interface Circuit PDF资料下载
参数资料
| 型号： | TLC32047IFN |
| 厂商： | Texas Instruments, Inc. |
| 英文描述： | Wide-Band Analog Interface Circuit |
| 中文描述： | 宽带模拟接口电路 |
| 文件页数： | 45/61页 |
| 文件大小： | 303K |
| 代理商： | TLC32047IFN |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页当前第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页
4
SHIFT
CLK
FSR,
FSX
EODR,
EODX
DR
DX
td (CH-FL)
2 V
tf (SCLK)
tr (SCLK)
2 V
td (CH-FH)
2 V
td (CH-FL)
2 V
2 V
td (CH-FH)
tc (SCLK)
2 V
8 V
2 V
2 V
td (CH-DR)
D13
8 V
D15
D14
D9
D8
D7
D6
D2
D1
D0
D12
D11
D8
Don’t Care
D13
th (DX)
D9
D15
D14
D0
D2
D1
tsu (DX)
td (CH-EL)
8 V
2 V
The time between falling edges of FSR is the A/D conversion period, and the time between fallling edges of FSX is the D/A conversion period.
In the byte mode, when EODX or EODR is high, the first byte is transmitted or received, and when these signals are low, the second byte is
transmitted or received. Each byte-cycle is 12 shift-clocks long, allowing for a four-shift-clock setup time between byte transmissions.
Figure 4–4. Byte-Mode Timing
td (CH-EH)
相关PDF资料 |
PDF描述 |
|---|---|
| TLC32047C | Wide-Band Analog Interface Circuit |
| TLC32047I | Wide-Band Analog Interface Circuit |
| TLC320A545C | SMA (F) TO BNC (M) ADAPTERS |
| TLC320A545C-I | SMA (F) TO MCX (F) ADAPTERS |
| TLC320A545I | SMA (F) TO MCX (M) ADAPTERS |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TLC32047IN | 制造商:TI 制造商全称:Texas Instruments 功能描述:Wide-Band Analog Interface Circuit |
| TLC3204CN | 制造商:Texas Instruments 功能描述: |
| TLC32071 | 制造商:TI 制造商全称:Texas Instruments 功能描述:HIGH-SPEED 8-BIT A/D AND D/A CONVERTER WITH 8-CHANNEL MULTIPLEXER |
| TLC320A545C | 制造商:TI 制造商全称:Texas Instruments 功能描述:Single Channel Data/Fax Codec |
| TLC320A545C-I | 制造商:TI 制造商全称:Texas Instruments 功能描述:Single Channel Data/Fax Codec |
发布紧急采购，3分钟左右您将得到回复。