- 您现在的位置：买卖IC网 > PDF目录300033 > TMP86FS49AUG 8-BIT, FLASH, 16 MHz, MICROCONTROLLER, PQFP64 PDF资料下载
参数资料
| 型号： | TMP86FS49AUG |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, FLASH, 16 MHz, MICROCONTROLLER, PQFP64 |
| 封装： | 10 X 10 MM, 0.50 MM PITCH, LEAD FREE, PLASTIC, LQFP-64 |
| 文件页数： | 133/277页 |
| 文件大小： | 2632K |
| 代理商： | TMP86FS49AUG |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页当前第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页
218
ATmega165A/PA/325A/PA/3250A/PA/645A/P/6450A/P [DATASHEET]
8285E–AVR–02/2013
25.4.3
SAMPLE_PRELOAD; 0x2
Mandatory JTAG instruction for pre-loading the output latches and taking a snap-shot of the input/output pins with-
out affecting the system operation. However, the output latches are not connected to the pins. The Boundary-scan
Chain is selected as Data Register.
The active states are:
Capture-DR: Data on the external pins are sampled into the Boundary-scan Chain
Shift-DR: The Boundary-scan Chain is shifted by the TCK input
Update-DR: Data from the Boundary-scan chain is applied to the output latches. However, the output latches are
not connected to the pins
25.4.4
AVR_RESET; 0xC
The AVR specific public JTAG instruction for forcing the AVR device into the Reset mode or releasing the JTAG
reset source. The TAP controller is not reset by this instruction. The one bit Reset Register is selected as Data
Register. Note that the reset will be active as long as there is a logic “one” in the Reset Chain. The output from this
chain is not latched.
The active states are:
Shift-DR: The Reset Register is shifted by the TCK input
25.4.5
BYPASS; 0xF
Mandatory JTAG instruction selecting the Bypass Register for Data Register.
The active states are:
Capture-DR: Loads a logic “0” into the Bypass Register
Shift-DR: The Bypass Register cell between TDI and TDO is shifted
25.5
Boundary-scan Chain
The Boundary-scan chain has the capability of driving and observing the logic levels on the digital I/O pins, as well
as the boundary between digital and analog logic for analog circuitry having off-chip connection.
25.5.1
Scanning the Digital Port Pins
Figure 25-3 on page 219 shows the Boundary-scan Cell for a bi-directional port pin with pull-up function. The cell
consists of a standard Boundary-scan cell for the Pull-up Enable – PUExn – function, and a bi-directional pin cell
that combines the three signals Output Control – OCxn, Output Data – ODxn, and Input Data – IDxn, into only a
two-stage Shift Register. The port and pin indexes are not used in the following description
The Boundary-scan logic is not included in the figures in the datasheet. Figure 25-4 on page 220 shows a simple
digital port pin as described in the section ”I/O-Ports” on page 61. The Boundary-scan details from Figure 25-3 on
page 219 replaces the dashed box in Figure 25-4 on page 220.
When no alternate port function is present, the Input Data – ID – corresponds to the PINxn Register value (but ID
has no synchronizer), Output Data corresponds to the PORT Register, Output Control corresponds to the Data
Direction – DD Register, and the Pull-up Enable – PUExn – corresponds to logic expression PUD DDxn
PORTxn.
Digital alternate port functions are connected outside the dotted box in Figure 25-4 on page 220 to make the scan
chain read the actual pin value. For Analog function, there is a direct connection from the external pin to the analog
circuit, and a scan chain is inserted on the interface between the digital logic and the analog circuitry.
相关PDF资料 |
PDF描述 |
|---|---|
| TMP86FS64FG | 8-BIT, FLASH, 16 MHz, MICROCONTROLLER, PQFP100 |
| TMP87P409N | 8-BIT, MROM, 8 MHz, MICROCONTROLLER, PDIP28 |
| TMP87P808NG | 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PDIP28 |
| TMP87PM14FG | 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PQFP64 |
| TMP88CM38AFG | 8-BIT, MROM, 24 MHz, MICROCONTROLLER, PQFP44 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TMP86FS49AUG(JZ) | 功能描述:8位微控制器 -MCU 60K Flash MCU RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| TMP86FS49AUG(Z) | 制造商:Toshiba America Electronic Components 功能描述:MCU 8BIT TLCS-870 CISC 60KB FLASH 5V 64LQFP - Bulk |
| TMP86FS49BFG | 制造商:TOSHIBA 制造商全称:Toshiba Semiconductor 功能描述:8 Bit Microcontroller |
| TMP86FS49BFG(CZHZ) | 制造商:Toshiba America Electronic Components 功能描述:INTEGRATED CIRCUIT MICROCONTROLLER TLCS870C- CU WIRE - Bulk |
| TMP86FS49BFG(ZHZ) | 功能描述:8位微控制器 -MCU INTEGRATED CIRCUIT MICROCONTROLLER TLCS870C RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。