参数资料
| 型号： | TMX320DM365BZCE |
| 厂商： | Texas Instruments |
| 文件页数： | 175/210页 |
| 文件大小： | 0K |
| 描述： | IC DIGITAL MEDIA SOC 338NFBGA |
| 标准包装： | 160 |
| 系列： | TMS320DM3x, DaVinci™ |
| 类型： | 数字媒体片内系统（DMSoC） |
| 接口： | HPI，I²C，McBSP，MMC，SD，SPI，UART，USB |
| 时钟速率： | 300MHz |
| 非易失内存： | ROM（16 kB） |
| 芯片上RAM： | 32kB |
| 电压 - 输入/输出： | 1.8V，3.3V |
| 电压 - 核心： | 1.35V |
| 工作温度： | 0°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 338-LFBGA |
| 供应商设备封装： | 338-NFBGA（13x13） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页当前第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页
SPRS457E
– MARCH 2009 – REVISED JUNE 2011
3.7.5
AEMIF Configuration
3.7.5.1
AEMIF Pin Configuration
The input pins AECFG[2:0] determine the AEMIF configuration immediately after reset. Pins that are not
assigned to another peripheral and not enabled as address signals become GPIOs. These may be used
as ALE and CLE signals for NAND Flash control if booting from internal ROM. If booting from NOR Flash
then the appropriate number of address output must be enabled by the AECFG[2:0] inputs at reset. The
enabled address signals are always contiguous from EM_BA[1] upwards; bits cannot be skipped. EM_A[0]
does not represent the lowest AEMIF address bit. The device has 23 address lines and 2 chip selects with
an 8-bit or 16-bit option. The device supports only 8-bit and 16-bit data widths for the AEMIF.
16-bit mode: EM_BA[1] represents the LS address bit (the half-word address) and EM_BA[0]
represents address bit (A[14]). The maximum number of address lines pins in 16-bit mode are 23,
which include EM_BA[1] + EM_A[0:13] +EM_BA[0] (as pin A[14] via PINMUX2 register) + EM_A[15:20]
+EM_A[21] (via PINMUX4 register)
Note: Pins EM_A[15:21] are available by programming the PinMux4 register in software after boot, but
must be pulled down externally so that valid voltage levels are provided on the full set of address pins
during boot time. EM_A[15:21] come out of reset as GPIO pins per the PinMux4 register.
8-bit mode: EM_BA[1:0] represent the 2 LS address bits. Additional selections are available by
programming the PinMux2 register in software after boot. The maximum number of address lines in
8-bit mode are 23, which include EM_BA[0:1] + EM_A[0:13] + A[14] (via PINMUX4 register) +
EM_A[15:20].
Note: Pins EM_A[15:20] are available by programming the PinMux4 register in software after boot, but
must be pulled down externally so that valid voltage levels are provided on the full set of address pins
during boot time. EM_A[15:20] come out of reset as GPIO pins per the PinMux4 register.
For additional details about the PinMux2 and PinMux4 registers, see the TMS320DM36x DMSoC ARM
Subsystem Reference Guide (literature number SPRUFG5).
The device's pin-mux control logic allows all of the Asynchronous EMIF address pins to be used as
GPIOs. If devices (such as NAND Flash) attached to the AEMIF require less than the 16 address pins
provided, then the unused upper-order addresses may be configured as GPIOs. These pins must be
configured at reset so that pins being driven by the AEMIF with addresses will not cause bus contention
with pins being driven by the system as general purpose inputs.
The AECFG[2:0] value does not affect the operation of the AEMIF module itself, only which of its address
bits are seen on the device pins (resulting in the natural ramifications if devices don
’t receive all address
signals or if contention with general purpose inputs occurs). As shown in Table 3-14, the number of
address bits enabled on the AEMIF is selectable from 0 to 16 at boot time, see notes above for additional
support of up-to 23 address lines.
Copyright
2009–2011, Texas Instruments Incorporated
Device Configurations
67
Product Folder Link(s): TMS320DM365
相关PDF资料 |
PDF描述 |
|---|---|
| TMX320F28069UPFPA | IC MCU 32BIT 128KB FLASH 80HTQFP |
| TPS2371PWRG4 | IC PWR INTRFCE SW FOR POE 8TSSOP |
| TS3A24157RSERG4 | IC SWITCH DUAL SPDT 10UQFN |
| TS5A3159MDBVREP | IC SWITCH SPDT SOT23-6 |
| TS87C51RB2-MCB | IC MCU 8BIT 16K OTP 40MHZ 44PLCC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TMX320DM365BZCE40 | 制造商:Texas Instruments 功能描述:SOC MICROPROCESSOR 1.42V 338-PIN NFBGA - Trays |
| TMX320DM365ZCE21F | 制造商:TI 制造商全称:Texas Instruments 功能描述:Digital Media System-on-Chip (DMSoC) |
| TMX320DM365ZCE27F | 制造商:TI 制造商全称:Texas Instruments 功能描述:Digital Media System-on-Chip (DMSoC) |
| TMX320DM365ZCE30F | 制造商:TI 制造商全称:Texas Instruments 功能描述:Digital Media System-on-Chip (DMSoC) |
| TMX320DM365ZCED21F | 制造商:TI 制造商全称:Texas Instruments 功能描述:Digital Media System-on-Chip (DMSoC) |
发布紧急采购，3分钟左右您将得到回复。