- 您现在的位置：买卖IC网 > PDF目录225500 > V850E1 (NEC Corp.) 32-Bit Microprocessor Core PDF资料下载
参数资料
| 型号： | V850E1 |
| 厂商： | NEC Corp. |
| 元件分类： | 32位微控制器 |
| 英文描述： | 32-Bit Microprocessor Core |
| 中文描述： | 32位微处理器内核 |
| 文件页数： | 92/226页 |
| 文件大小： | 1709K |
| 代理商： | V850E1 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页当前第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页
CHAPTER 8 PIPELINE
181
User’s Manual U14559EJ3V1UM
8.2.10 Debug function instructions
(1) DBRET instruction
<1>
<2>
<3>
<4>
<5>
<6>
<7>
<8>
[Pipeline]
DBRET instruction
IF
ID1
ID2
EX
MEM
WB
Next instruction
(IF)
Next to next instruction
(IF)
Jump destination instruction
IF
ID
EX
MEM
WB
(IF): Instruction fetch that is not executed
ID1: Register selection
ID2: Read DBPC
[Description]
The pipeline consists of 6 stages, IF, ID1, ID2, EX, MEM, and WB. However, no operation is
performed in the MEM and WB stages, because the memory is not accessed and no data is
written to registers. The ID stage requires 2 clocks. Also, the IF stages of the next instruction
and the instruction after that are not executed.
(2) DBTRAP instruction
<1>
<2>
<3>
<4>
<5>
<6>
<7>
<8>
[Pipeline]
DBTRAP instruction
IF
ID1
ID2
EX
DF
WB
Next instruction
(IF)
Next to next instruction
(IF)
Jump destination instruction
IF
ID
EX
MEM
WB
(IF): Instruction fetch that is not executed
ID1: Exception code (0060H) detection
ID2: Address generation
[Description]
The pipeline consists of 6 stages, IF, ID1, ID2, EX, MEM, and WB. The ID stage requires 2
clocks.
Also, the IF stages of the next instruction and the instruction after that are not
executed.
相关PDF资料 |
PDF描述 |
|---|---|
| V902-FREQ | VCXO, CLOCK, 65 MHz - 200 MHz, LVDS OUTPUT |
| V903-FREQ | VCXO, CLOCK, 200 MHz - 730 MHz, LVDS OUTPUT |
| VB-24STBU | POWER/SIGNAL RELAY, DPDT, MOMENTARY, 0.022A (COIL), 24VDC (COIL), 530mW (COIL), 5A (CONTACT), 150VDC (CONTACT), THROUGH HOLE-STRAIGHT MOUNT |
| VB-24STCU-5 | POWER/SIGNAL RELAY, DPDT, MOMENTARY, 0.022A (COIL), 24VDC (COIL), 530mW (COIL), 5A (CONTACT), 150VDC (CONTACT), THROUGH HOLE-STRAIGHT MOUNT |
| VB-24STCU-E | POWER/SIGNAL RELAY, DPDT, MOMENTARY, 0.022A (COIL), 24VDC (COIL), 530mW (COIL), 5A (CONTACT), 150VDC (CONTACT), THROUGH HOLE-STRAIGHT MOUNT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| V850E2FK4-H | 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:32-bit Single-Chip Microcontroller |
| V850E2FL4 | 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:32-bit Single-Chip Microcontroller |
| V850E2FL4-H | 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:32-bit Single-Chip Microcontroller |
| V850FX3-CANIT | 制造商:NEC Electronics Corporation 功能描述:STARTER KIT 32BIT CAN |
| V850R3 | 制造商:未知厂家 制造商全称:未知厂家 功能描述: |
发布紧急采购，3分钟左右您将得到回复。