参数资料
型号: WBLXT9785HC.D0-865113
厂商: CORTINA SYSTEMS INC
元件分类: 网络接口
英文描述: DATACOM, INTERFACE CIRCUIT, PQFP208
封装: ROHS COMPLIANT, PLASTIC, HQFP -208
文件页数: 30/222页
文件大小: 3158K
代理商: WBLXT9785HC.D0-865113
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页当前第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页
Page 125
Cortina Systems LXT9785 and LXT9785E Advanced 8-Port 10/100 Mbps PHY Transceivers
LXT9785/LXT9785E
Datasheet
249241, Revision 11.0
16 April 2007
4.5 Initialization
4.5.3.1
Global (Hardware) Power Down
The global power-down mode is controlled by the PWRDWN pin. When PWRDWN is
High, the following conditions are true:
All LXT9785/LXT9785E ports and the clock are shut down.
All outputs are three-stated.
All weak pad pull-up and pull-down resistors are disabled.
The MDIO registers are not accessible.
Configuration pins are read upon release of the PWRDWN pin, and registers are
loaded with the current values of the hardware configuration pins.
4.5.3.2
Port (Software) Power Down
Individual port power-down control is provided by Register bit 0.11 in the respective port
Control Registers (refer to Table 84, Control Register (Address 0), on page 192). During
individual port power-down, the following conditions are true:
The individual port is shut down.
The MDIO registers remain accessible.
Pull-up and pull-down resisters are not affected and the outputs are not three-stated.
The register remains unchanged.
4.5.4
Reset
The LXT9785/LXT9785E provides both hardware and software resets. Configuration
control of Auto-Negotiation, speed, and duplex mode selection is handled differently for
each. During a hardware reset, settings for bits 0.13, 0.12, 0.8, and 4.8:5 are read in from
During a software reset (Register bit 0.15 = 1), the bit settings are not re-read from the
pins and revert back to the values that were read in during the last hardware reset. Any
changes to pin values from the last hardware reset are not detected during a software
reset.
During a hardware reset, register information is unavailable for 1 ms after de-assertion of
the reset. All MII interface pins are disabled during a hardware reset and released to the
bus on de-assertion of reset.
During a software reset (0.15 = 1) the registers are available for reading. The reset bit
should be polled to see when the part has completed reset (0.15 = 0). Pull up and pull
down resisters are not affected.
Cortina recommends that a minimum recovery time be allowed after bringing up a port
from software or hardware reset. The recovery times are specified in Table 81, Power-Up
相关PDF资料
PDF描述
WBLXT9785HC.D0 DATACOM, INTERFACE CIRCUIT, PQFP208
WBLXT9785HE.C2V DATACOM, INTERFACE CIRCUIT, PQFP208
WBLXT9785HE.D0-865114 DATACOM, INTERFACE CIRCUIT, PQFP208
WBLXT9785HE.D0-865115 DATACOM, INTERFACE CIRCUIT, PQFP208
WBLXT9785HE.D0 DATACOM, INTERFACE CIRCUIT, PQFP208
相关代理商/技术参数
参数描述
WBLXT9785HE.D0-865114 制造商:Cortina Systems Inc 功能描述:PHY 8-CH 10Mbps/100Mbps 208-Pin PQFP
WBM-DATA 制造商:Thomas & Betts 功能描述:
WBM-DISHWASH 制造商:Thomas & Betts 功能描述:
WBM-DISPOSAL 制造商:Thomas & Betts 功能描述:
WBM-DUPLEX 制造商:Thomas & Betts 功能描述: