参数资料
| 型号： | XA3S100E-4VQG100I |
| 厂商： | Xilinx Inc |
| 文件页数： | 13/37页 |
| 文件大小： | 0K |
| 描述： | IC FPGA SPARTAN-3E 100K 100-VQFP |
| 标准包装： | 90 |
| 系列： | Spartan®-3E XA |
| LAB/CLB数： | 240 |
| 逻辑元件/单元数： | 2160 |
| RAM 位总计： | 73728 |
| 输入/输出数： | 66 |
| 门数： | 100000 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 100-TQFP |
| 供应商设备封装： | 100-VQFP（14x14） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页当前第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页
DS635 (v2.0) September 9, 2009
Product Specification
20
R
Configurable Logic Block Timing
Table 20: CLB (SLICEM) Timing
Symbol
Description
-4 Speed Grade
Units
Min
Max
Clock-to-Output Times
TCKO
When reading from the FFX (FFY) Flip-Flop, the time from the active
transition at the CLK input to data appearing at the XQ (YQ) output
-0.60
ns
Setup Times
TAS
Time from the setup of data at the F or G input to the active transition
at the CLK input of the CLB
0.52
-ns
TDICK
Time from the setup of data at the BX or BY input to the active
transition at the CLK input of the CLB
1.81
-ns
Hold Times
TAH
Time from the active transition at the CLK input to the point where
data is last held at the F or G input
0
-ns
TCKDI
Time from the active transition at the CLK input to the point where
data is last held at the BX or BY input
0
-ns
Clock Timing
TCH
The High pulse width of the CLB’s CLK signal
0.80
-ns
TCL
The Low pulse width of the CLK signal
0.80
-ns
FTOG
Toggle frequency (for export control)
0
572
MHz
Propagation Times
TILO
The time it takes for data to travel from the CLB’s F (G) input to the X
(Y) output
-0.76
ns
Set/Reset Pulse Width
TRPW_CLB
The minimum allowable pulse width, High or Low, to the CLB’s SR
input
1.80
-ns
Notes:
1.
The numbers in this table are based on the operating conditions set forth in Table 6.
相关PDF资料 |
PDF描述 |
|---|---|
| 24LC024HT-E/ST | IC EEPROM 2KBIT 400KHZ 8TSSOP |
| XC2S30-5TQG144I | IC FPGA 2.5V I-TEMP 144-TQFP |
| XC2S30-6TQ144C | IC FPGA 2.5V C-TEMP 144-TQFP |
| 24LC024HT-E/MS | IC EEPROM 2KBIT 400KHZ 8MSOP |
| 748610-2 | CONT, HD22 CS SCKT, 30AU |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XA3S100E-4VQG100Q | 功能描述:IC FPGA SPARTAN-3E 100K 100-VQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E XA 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XA3S1200E-4FGG400I | 功能描述:IC FPGA SPARTAN-3E 1200K 400-FBG RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E XA 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XA3S1200E-4FGG400Q | 功能描述:IC FPGA SPARTAN-3E 1200K 400-FBG RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E XA 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XA3S1200E-4FTG256I | 功能描述:IC FPGA SPARTAN3E 1200K 256FTBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E XA 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XA3S1200E-4FTG256Q | 功能描述:IC FPGA SPARTAN3E 1200K 256FTBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E XA 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
发布紧急采购，3分钟左右您将得到回复。