收藏本站
参数资料
型号： XC3S250E-4PQG208C
厂商： Xilinx Inc
文件页数： 63/227页
文件大小： 0K
描述： IC SPARTAN-3E FPGA 250K 208-PQFP
产品培训模块： FPGAs Spartan3
标准包装： 24
系列： Spartan®-3E
LAB/CLB数： 612
逻辑元件/单元数： 5508
RAM 位总计： 221184
输入/输出数： 158
门数： 250000
电源电压： 1.14 V ~ 1.26 V
安装类型： 表面贴装
工作温度： 0°C ~ 85°C
封装/外壳： 208-BFQFP
供应商设备封装： 208-PQFP（28x28）
其它名称： 122-1483
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页当前第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页
Spartan-3E FPGA Family: DC and Switching Characteristics
DS312 (v4.1) July 19, 2013
www.xilinx.com
Product Specification
155
Revision History
The following table shows the revision history for this document.
Date
Version
Revision
03/01/2005
1.0
Initial Xilinx release.
11/23/2005
2.0
Added AC timing information and additional DC specifications.
03/22/2006
3.0
Upgraded data sheet status to Preliminary. Finalized production timing parameters. All speed grades
for all Spartan-3E FPGAs are now Production status using the v1.21 speed files, as shown in Table 84.
Expanded description in Note 2, Table 78. Updated pin-to-pin and clock-to-output timing based on final
characterization, shown in Table 86. Updated system-synchronous input setup and hold times based
on final characterization, shown in Table 87 and Table 88. Updated other I/O timing in Table 90.
Provided input and output adjustments for LVPECL_25, DIFF_SSTL and DIFF_HSTL I/O standards
that supersede the v1.21 speed file values, in Table 91 and Table 94. Reduced I/O three-state and
set/reset delays in Table 93. Added XC3S100E FPGA in CP132 package to Table 96. Increased TAS
slice flip-flop timing by 100 ps in Table 98. Updated distributed RAM timing in Table 99 and SRL16
timing in Table 100. Updated global clock timing, removed left/right clock buffer limits in Table 101.
Updated block RAM timing in Table 103. Added DCM parameters for remainder of Step 0 device;
added improved Step 1 DCM performance to Table 104, Table 105, Table 106, and Table 107. Added
minimum INIT_B pulse width specification, TINIT, in Table 111. Increased data hold time for Slave
Parallel mode to 1.0 ns (TSMCCD) in Table 117. Improved the DCM performance for the XC3S1200E,
Stepping 0 in Table 104, Table 105, Table 106, and Table 107. Corrected links in Table 118 and
Table 120. Added MultiBoot timing specifications to Table 122.
04/07/2006
3.1
Improved SSO limits for LVDS_25, MINI_LVDS_25, and RSDS_25 I/O standards in the QFP packages
(Table 97). Removed potentially confusing Note 2 from Table 78.
05/19/2006
3.2
Clarified that 100 mV of hysteresis applies to LVCMOS33 and LVCMOS25 I/O standards (Note 4,
Table 80). Other minor edits.
05/30/2006
3.2.1
Corrected various typos and incorrect links.
11/09/2006
3.4
Improved absolute maximum voltage specifications in Table 73, providing additional overshoot
allowance. Widened the recommended voltage range for PCI and PCI-X standards in Table 80.
Clarified Note 2, Table 83. Improved various timing specifications for v1.26 speed file. Added Table 85
to summarize the history of speed file releases after which time all devices became Production status.
Added absolute minimum values for Table 86, Table 92, and Table 93. Updated pin-to-pin setup and
hold timing based on default IFD_DELAY_VALUE settings in Table 87, Table 88, and Table 90. Added
Table 89 about source-synchronous input capture sample window. Promoted Module 3 to Production
status. Synchronized all modules to v3.4.
03/16/2007
3.5
Based on extensive 90 nm production data, improved (reduced) the maximum quiescent current limits
for the ICCINTQ, ICCAUXQ, and ICCOQ specifications in Table 79 by an average of 50%.
05/29/2007
3.6
Added note to Table 74 and Table 75 regarding HSWAP in step 0 devices. Updated tRPW_CLB in
Table 98 to match value in speed file. Improved CLKOUT_FREQ_CLK90 to 200 MHz for Stepping 1 in
Table 105.
04/18/2008
3.7
Clarified that Stepping 0 was offered only for -4C and removed Stepping 0 -5 specifications. Added
reference to XAPP459 in Table 73 and Table 77. Improved recommended max VCCO to 3.465V (3.3V
+ 5%) in Table 77. Removed minimum input capacitance from Table 78. Updated Recommended
Operating Conditions for LVCMOS and PCI I/O standards in Table 80. Removed Absolute Minimums
from Table 86, Table 92 and Table 93 and added footnote recommending use of Timing Analyzer for
minimum values. Updated TPSFD and TPHFD in Table 87 to match current speed file. Update TRPW_IOB
in Table 88 to match current speed file and CLB equivalent spec. Added XC3S500E VQG100 to
Table 96. Replaced TMULCKID with TMSCKD for A, B, and P registers in Table 102. Updated
CLKOUT_PER_JITT_FX in Table 107. Updated MAX_STEPS equation in Table 109. Updated
Figure 77 and Table 120 to correct CCLK active edge. Updated links.
08/26/2009
3.8
Added reference to XAPP459 in Table 73 note 2. Updated BPI timing in Figure 77, Table 119, and
Table 120. Removed VREF requirements for differential HSTL and differential SSTL in Table 95. Added
Spread Spectrum paragraph. Revised hold times for TIOICKPD in Table 88 and setup times for TDICK in
Table 98. Added note 4 to Table 106 and note 3 to Table 107, and updated note 6 for Table 107 to add
input jitter.
相关PDF资料
PDF描述
EMM44DSXI CONN EDGECARD 88POS DIP .156 SLD
DAM11W1P300N DSUB POWER STB 11W1 PIN
VI-B6W-CX CONVERTER MOD DC/DC 5.5V 75W
GEM25DRTN-S13 CONN EDGECARD 50POS .156 EXTEND
VJ1206Y152KBGAT4X CAP CER 1500PF 1KV 10% X7R 1206
相关代理商/技术参数
参数描述
XC3S250E-4PQG208I 功能描述:IC FPGA SPARTAN-3E 250K 208-PQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27）
XC3S250E-4TQ144C 制造商:Xilinx 功能描述:FPGA SPARTAN-3E 250K GATES 5508 CELLS 572MHZ 90NM 1.2V 144TQ - Trays
XC3S250E-4TQ144I 功能描述:IC FPGA SPARTAN 3E 144TQFP RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27）
XC3S250E-4TQG144C 功能描述:IC SPARTAN-3E FPGA 250K 144TQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E 标准包装:60 系列:XP LAB/CLB数:- 逻辑元件/单元数:10000 RAM 位总计:221184 输入/输出数:244 门数:- 电源电压:1.71 V ~ 3.465 V 安装类型:表面贴装 工作温度:0°C ~ 85°C 封装/外壳:388-BBGA 供应商设备封装:388-FPBGA（23x23） 其它名称:220-1241
XC3S250E-4TQG144I 功能描述:IC FPGA SPARTAN-3E 250K 144-TQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27）
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*