- 您现在的位置：买卖IC网 > PDF目录225572 > XC4VFX100-11FF1152I (XILINX INC) FPGA, 10544 CLBS, 1181 MHz, PBGA1152 PDF资料下载
参数资料
| 型号： | XC4VFX100-11FF1152I |
| 厂商： | XILINX INC |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 10544 CLBS, 1181 MHz, PBGA1152 |
| 封装： | FBGA-1152 |
| 文件页数： | 32/58页 |
| 文件大小： | 1863K |
| 代理商： | XC4VFX100-11FF1152I |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页当前第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页
Virtex-4 FPGA Data Sheet: DC and Switching Characteristics
DS302 (v3.7) September 9, 2009
Product Specification
38
Clock Buffers and Networks
DCM and PMCD Switching Characteristics
Table 44: Global Clock Switching Characteristics (Including BUFGCTRL)
Symbol
Description
Speed Grade
Units
-12
-11
-10
TBCCCK_CE / TBCCKC_CE(1)
CE pins Setup/Hold
0.27
0.00
0.31
0.00
0.35
0.00
ns
TBCCCK_S / TBCCKC_S(1)
S pins Setup/Hold
0.27
0.00
0.31
0.00
0.35
0.00
ns
TBCCKO_O
BUFGCTRL delay
0.70
0.77
0.90
ns
Maximum Frequency
FMAX
Global clock tree
500
450
400
MHz
Notes:
1.
TBCCCK_CE and TBCCKC_CE must be satisfied to assure glitch-free operation of the global clock when switching between clocks. These parameters
do not apply to the BUFGMUX_VIRTEX4 primitive that assures glitch-free operation. The other global clock setup and hold times are optional; only
needing to be satisfied if device operation requires simulation matches on a cycle-for-cycle basis when switching between clocks.
Table 45: Operating Frequency Ranges for DCM in Maximum Speed (MS) Mode
Symbol
Description
Speed Grade
Units
-12
-11
-10
Outputs Clocks (Low Frequency Mode)
CLKOUT_FREQ_1X_LF_MS_MIN
CLK0, CLK90, CLK180, CLK270
32
MHz
CLKOUT_FREQ_1X_LF_MS_MAX
150
MHz
CLKOUT_FREQ_2X_LF_MS_MIN
CLK2X, CLK2X180
64
MHz
CLKOUT_FREQ_2X_LF_MS_MAX
300
MHz
CLKOUT_FREQ_DV_LF_MS_MIN
CLKDV
222
MHz
CLKOUT_FREQ_DV_LF_MS_MAX
100
MHz
CLKOUT_FREQ_FX_LF_MS_MIN
CLKFX, CLKFX180
32
MHz
CLKOUT_FREQ_FX_LF_MS_MAX
210
MHz
Input Clocks (Low Frequency Mode)
CLKIN_FREQ_DLL_LF_MS_MIN
CLKIN (using DLL outputs)(1,3,4,5,6)
32
MHz
CLKIN_FREQ_DLL_LF_MS_MAX
150
MHz
CLKIN_FREQ_FX_LF_MS_MIN
CLKIN (using DFS outputs only)(2,3,4)
111
MHz
CLKIN_FREQ_FX_LF_MS_MAX
210
MHz
PSCLK_FREQ_LF_MS_MIN
PSCLK
111
KHz
PSCLK_FREQ_LF_MS_MAX
500
450
400
MHz
Outputs Clocks (High Frequency Mode)
CLKOUT_FREQ_1X_HF_MS_MIN
CLK0, CLK90, CLK180, CLK270
150
MHz
CLKOUT_FREQ_1X_HF_MS_MAX
500
450
400
MHz
CLKOUT_FREQ_2X_HF_MS_MIN
CLK2X, CLK2X180
300
MHz
CLKOUT_FREQ_2X_HF_MS_MAX
500
450
400
MHz
CLKOUT_FREQ_DV_HF_MS_MIN
CLKDV
9.4
MHz
CLKOUT_FREQ_DV_HF_MS_MAX
333
300
267
MHz
相关PDF资料 |
PDF描述 |
|---|---|
| XC4VFX100-11FF1517I | FPGA, 10544 CLBS, 1181 MHz, PBGA1517 |
| XC4VFX100-10FFG1152I | FPGA, 10544 CLBS, 1028 MHz, PBGA1152 |
| XC4VFX100-10FFG1517I | FPGA, 10544 CLBS, 1028 MHz, PBGA1517 |
| XC4VFX100-11FFG1152I | FPGA, 10544 CLBS, 1181 MHz, PBGA1152 |
| XC4VFX100-11FFG1517I | FPGA, 10544 CLBS, 1181 MHz, PBGA1517 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC4VFX100-11FF1517C | 制造商:Xilinx 功能描述:FPGA VIRTEX-4 94896 CELLS 90NM 1.2V 1517FCBGA - Trays |
| XC4VFX100-11FF1517CES4 | 制造商:Xilinx 功能描述: |
| XC4VFX100-11FF1517CES4S | 制造商:Xilinx 功能描述: |
| XC4VFX100-11FF1517I | 功能描述:IC FPGA VIRTEX-4FX 1517FFBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Virtex®-4 FX 产品变化通告:XC4000(E,L) Discontinuation 01/April/2002 标准包装:24 系列:XC4000E/X LAB/CLB数:100 逻辑元件/单元数:238 RAM 位总计:3200 输入/输出数:80 门数:3000 电源电压:4.5 V ~ 5.5 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:120-BCBGA 供应商设备封装:120-CPGA（34.55x34.55） |
| XC4VFX100-11FF1517IES4 | 制造商:Xilinx 功能描述: |
发布紧急采购，3分钟左右您将得到回复。