- 您现在的位置：买卖IC网 > PDF目录225572 > XC4VFX100-11FF1152I (XILINX INC) FPGA, 10544 CLBS, 1181 MHz, PBGA1152 PDF资料下载
参数资料
| 型号： | XC4VFX100-11FF1152I |
| 厂商： | XILINX INC |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 10544 CLBS, 1181 MHz, PBGA1152 |
| 封装： | FBGA-1152 |
| 文件页数： | 35/58页 |
| 文件大小： | 1863K |
| 代理商： | XC4VFX100-11FF1152I |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页当前第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页
Virtex-4 FPGA Data Sheet: DC and Switching Characteristics
DS302 (v3.7) September 9, 2009
Product Specification
40
Table 47: Input Clock Tolerances
Symbol
Description
Frequency
Range
Value
Units
Duty Cycle Input Tolerance (in %)
CLKIN_PSCLK_PULSE_RANGE_1
PSCLK only
< 1 MHz
25 - 75
%
CLKIN_PSCLK_PULSE_RANGE_1_50
PSCLK and CLKIN
1 – 50 MHz(1)
25 - 75
%
CLKIN_PSCLK_PULSE_RANGE_50_100
50 – 100 MHz(1)
30 - 70
%
CLKIN_PSCLK_PULSE_RANGE_100_200
100 – 200 MHz(1)
40 - 60
%
CLKIN_PSCLK_PULSE_RANGE_200_400
200 – 400 MHz(1)
45 - 55
%
CLKIN_PSCLK_PULSE_RANGE_400
> 400 MHz
45 - 55
%
Speed Grade
-12
-11
-10
Input Clock Cycle-Cycle Jitter (Low Frequency Mode)
CLKIN_CYC_JITT_DLL_LF
CLKIN (using DLL outputs)(2,5,6)
±300
±345
ps
CLKIN_CYC_JITT_FX_LF
CLKIN (using DFS outputs)(3)
±300
±345
ps
Input Clock Cycle-Cycle Jitter (High Frequency Mode)
CLKIN_CYC_JITT_DLL_HF
CLKIN (using DLL outputs)(2,5,6)
±150
±173
ps
CLKIN_CYC_JITT_FX_HF
CLKIN (using DFS outputs)(3)
±150
±173
ps
Input Clock Period Jitter (Low Frequency Mode)
CLKIN_PER_JITT_DLL_LF
CLKIN (using DLL outputs)(2,5,6)
±1.0
±1.15
ns
CLKIN_PER_JITT_FX_LF
CLKIN (using DFS outputs)(3)
±1.0
±1.15
ns
Input Clock Period Jitter (High Frequency Mode)
CLKIN_PER_JITT_DLL_HF
CLKIN (using DLL outputs)(2,5,6)
±1.0
±1.15
ns
CLKIN_PER_JITT_FX_HF
CLKIN (using DFS outputs)(3)
±1.0
±1.15
ns
Feedback Clock Path Delay Variation
CLKFB_DELAY_VAR_EXT
CLKFB off-chip feedback
±1.0
±1.15
ns
Notes:
1.
For boundary frequencies, use the more restrictive specifications.
2.
DLL Outputs are used in these instances to describe the outputs: CLK0, CLK90, CLK180, CLK270, CLK2X, CLK2X180, and CLKDV.
3.
DFS Outputs are used in these instances to describe the outputs: CLKFX and CLKFX180.
4.
If both DLL and DFS outputs are used, follow the more restrictive specifications.
5.
The DCM must be reset if the clock input clock stops for more than 100 ms.
6.
These values also apply when using both DLL and DFS outputs.
相关PDF资料 |
PDF描述 |
|---|---|
| XC4VFX100-11FF1517I | FPGA, 10544 CLBS, 1181 MHz, PBGA1517 |
| XC4VFX100-10FFG1152I | FPGA, 10544 CLBS, 1028 MHz, PBGA1152 |
| XC4VFX100-10FFG1517I | FPGA, 10544 CLBS, 1028 MHz, PBGA1517 |
| XC4VFX100-11FFG1152I | FPGA, 10544 CLBS, 1181 MHz, PBGA1152 |
| XC4VFX100-11FFG1517I | FPGA, 10544 CLBS, 1181 MHz, PBGA1517 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC4VFX100-11FF1517C | 制造商:Xilinx 功能描述:FPGA VIRTEX-4 94896 CELLS 90NM 1.2V 1517FCBGA - Trays |
| XC4VFX100-11FF1517CES4 | 制造商:Xilinx 功能描述: |
| XC4VFX100-11FF1517CES4S | 制造商:Xilinx 功能描述: |
| XC4VFX100-11FF1517I | 功能描述:IC FPGA VIRTEX-4FX 1517FFBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Virtex®-4 FX 产品变化通告:XC4000(E,L) Discontinuation 01/April/2002 标准包装:24 系列:XC4000E/X LAB/CLB数:100 逻辑元件/单元数:238 RAM 位总计:3200 输入/输出数:80 门数:3000 电源电压:4.5 V ~ 5.5 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:120-BCBGA 供应商设备封装:120-CPGA（34.55x34.55） |
| XC4VFX100-11FF1517IES4 | 制造商:Xilinx 功能描述: |
发布紧急采购，3分钟左右您将得到回复。