- 您现在的位置：买卖IC网 > PDF目录16986 > XRD98L63ZEVAL (Exar Corporation)EVAL BOARD FOR XRD98L63 PDF资料下载
参数资料
| 型号： | XRD98L63ZEVAL |
| 厂商： | Exar Corporation |
| 文件页数： | 27/41页 |
| 文件大小： | 0K |
| 描述： | EVAL BOARD FOR XRD98L63 |
| 标准包装： | 1 |
| 系列： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页当前第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页
33
Rev.1.01
XRD98L63
2
4
6
8
10
1
3
5
"A" Field
"B" Field
0
1
FSYNC
EOS
CCD
PBLK
CAL
CLAMP
* Line Pattern
Select
Exar
Name
VD
ID
PBLK
OBCLP
CLPDM
7
9
1) PBLK latches EOS value into Line Pattern Select.
1)
CONDITIONS: FSYNCpol=0, PBLKpol=0, CALpol=0, CLAMPpol=0, EOSpol=1
* Internal signals
(Sony Interlaced mode)
TG
Signal
Name
7
2
4
6
8
9
1
3
5
Odd F ield
Even Field
1
0
FSYNC
EOS
CCD
PBLK
CAL
CLAMP
* Line Pattern
Select
Exar
Name
VD
HD
PBLK
CPOB
10
1) FSYNC latches EOS value.
2) PBLK updates Line Pattern Select to the latched EOS value.
1)
2)
1)
2)
HCLR/CLPD
TG
Signal
Name
CONDITIONS: FSYNCpol=1, PBLKpol=1, CALpol=1, CLAMPpol=1, EOSpol=1
* Internal signals
(Panasonic Interlaced mode)
Figure 27. Multiple Gain Mode Timing, Interlaced, MGsel[1:0] = 00
Figure 28. Multiple Gain Mode Timing, Interlaced, MGsel[1:0] = 10
相关PDF资料 |
PDF描述 |
|---|---|
| RCB13DHLN | CONN EDGECARD 26POS DIP .050 SLD |
| P1330R-104K | INDUCTOR POWER 100.0UH SMD |
| VI-270-EY | CONVERTER MOD DC/DC 5V 50W |
| 0210490388 | CABLE JUMPER 1.25MM .030M 32POS |
| VE-20X-EY | CONVERTER MOD DC/DC 5.2V 50W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XRDAN27 | 制造商:EXAR 制造商全称:EXAR 功能描述:Compensating for Zero Order Hold Effects |
| XRDAN28 | 制造商:EXAR 制造商全称:EXAR 功能描述:Frequency Response Effects of Overampling and Averaging on A/D Output Data |
| XRDAN29 | 制造商:EXAR 制造商全称:EXAR 功能描述:Criteria for Accurate Sampling of Analog Signals |
| XRDAN30 | 制造商:EXAR 制造商全称:EXAR 功能描述:CMOS Current Output D/A Converter Design Concepts for Wide Bandwidth Applications |
| XR-E | 制造商:CREE 制造商全称:Cree, Inc 功能描述:XLamp XR-E and XR-C LED Binning and Labeling |
发布紧急采购，3分钟左右您将得到回复。