- 您现在的位置：买卖IC网 > PDF目录294789 > A40MX04-PLG44A FPGA, 6000 GATES, PQCC44 PDF资料下载
参数资料
| 型号： | A40MX04-PLG44A |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 6000 GATES, PQCC44 |
| 封装： | PLASTIC, LCC-44 |
| 文件页数： | 27/76页 |
| 文件大小： | 429K |
| 代理商： | A40MX04-PLG44A |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页当前第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页
MX Automotive Family FPGAs
v2.0
1-27
Table 1-6 A40MX04 Timing Characteristics (Nominal 5.0V Operation)
Worst-Case Automotive Conditions, VCC = 4.75V, TJ = 125°C
‘Std’ Speed
Parameter
Description
Min.
Max.
Units
Logic Module Propagation Delays
tPD1
Single Module
2.3
ns
tPD2
Dual-Module Macros
5.0
ns
tCO
Sequential Clock-to-Q
2.3
ns
tGO
Latch G-to-Q
2.3
ns
tRS
Flip-Flop (Latch) Reset-to-Q
2.3
ns
Logic Module Predicted Routing Delays1
tRD1
FO=1 Routing Delay
2.6
ns
tRD2
FO=2 Routing Delay
3.6
ns
tRD3
FO=3 Routing Delay
4.5
ns
tRD4
FO=4 Routing Delay
5.5
ns
tRD8
FO=8 Routing Delay
9.5
ns
Logic Module Sequential Timing2
tSUD
Flip-Flop (Latch) Data Input Set-Up
5.8
ns
tHD
3
Flip-Flop (Latch) Data Input Hold
0.0
ns
tSUENA
Flip-Flop (Latch) Enable Set-Up
5.8
ns
tHENA
Flip-Flop (Latch) Enable Hold
0.0
ns
tWCLKA
Flip-Flop (Latch) Clock Active Pulse Width
6.1
ns
tWASYN
Flip-Flop (Latch) Asynchronous Pulse Width
6.2
ns
tA
Flip-Flop Clock Input Period
9.2
ns
fMAX
Flip-Flop (Latch) Clock Frequency
(FO = 128)
164
MHz
Input Module Propagation Delays
tINYH
Pad-to-Y HIGH
1.4
ns
tINYL
Pad-to-Y LOW
1.2
ns
Input Module Predicted Routing Delays1
tIRD1
FO=1 Routing Delay
3.9
ns
tIRD2
FO=2 Routing Delay
4.9
ns
tIRD3
FO=3 Routing Delay
5.9
ns
tIRD4
FO=4 Routing Delay
6.9
ns
tIRD8
FO=8 Routing Delay
10.7
ns
1. Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating
device performance. Post-route timing analysis or simulation is required to determine actual performance.
2. Set-up times assume fanout of 3. Further testing information can be obtained from the Timer utility.
3. The hold time for the DFME1A macro may be greater than 0 ns. Use the Series or later Timer to check the hold time for this macro.
4. Delays based on 35 pF loading.
相关PDF资料 |
PDF描述 |
|---|---|
| A40MX04-PLG68A | FPGA, 6000 GATES, PQCC68 |
| A42MX36-BG272A | FPGA, 54000 GATES, PBGA272 |
| A42MX36-BGG272A | FPGA, 54000 GATES, PBGA272 |
| A42MX36-CQ208A | FPGA, 54000 GATES, CQFP208 |
| A42MX36-CQ256A | FPGA, 54000 GATES, CQFP256 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| A40MX04-PLG44I | 功能描述:IC FPGA MX SGL CHIP 6K 44-PLCC RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:MX 标准包装:90 系列:ProASIC3 LAB/CLB数:- 逻辑元件/单元数:- RAM 位总计:36864 输入/输出数:157 门数:250000 电源电压:1.425 V ~ 1.575 V 安装类型:表面贴装 工作温度:-40°C ~ 125°C 封装/外壳:256-LBGA 供应商设备封装:256-FPBGA（17x17） |
| A40MX04-PLG44M | 制造商:Microsemi Corporation 功能描述:FPGA 6K GATES 547 CELLS 83MHZ/139MHZ 0.45UM 3.3V/5V 44PLCC - Rail/Tube 制造商:Microsemi Corporation 功能描述:IC FPGA 34 I/O 44PLCC |
| A40MX04-PLG68 | 功能描述:IC FPGA 69I/O 68PLCC RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:MX 标准包装:24 系列:ECP2 LAB/CLB数:1500 逻辑元件/单元数:12000 RAM 位总计:226304 输入/输出数:131 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:0°C ~ 85°C 封装/外壳:208-BFQFP 供应商设备封装:208-PQFP（28x28） |
| A40MX04-PLG68I | 功能描述:IC FPGA MX SGL CHIP 6K 68-PLCC RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:MX 标准包装:90 系列:ProASIC3 LAB/CLB数:- 逻辑元件/单元数:- RAM 位总计:36864 输入/输出数:157 门数:250000 电源电压:1.425 V ~ 1.575 V 安装类型:表面贴装 工作温度:-40°C ~ 125°C 封装/外壳:256-LBGA 供应商设备封装:256-FPBGA（17x17） |
| A40MX04-PLG68M | 制造商:Microsemi Corporation 功能描述:FPGA 6K GATES 547 CELLS 83MHZ/139MHZ 0.45UM 3.3V/5V 68PLCC - Rail/Tube 制造商:Microsemi Corporation 功能描述:IC FPGA 57 I/O 68PLCC 制造商:Microsemi Corporation 功能描述:IC FPGA MX SGL CHIP 6K 68-PLCC |
发布紧急采购，3分钟左右您将得到回复。