参数资料
| 型号： | AD7760BSVZ-REEL |
| 厂商： | Analog Devices Inc |
| 文件页数： | 35/37页 |
| 文件大小： | 0K |
| 描述： | IC ADC 24BIT 2.5MSPS 64TQFP |
| 标准包装： | 1,500 |
| 位数： | 24 |
| 采样率（每秒）： | 2.5M |
| 数据接口： | 并联 |
| 转换器数目： | 1 |
| 功率耗散（最大）： | 958mW |
| 电压电源： | 模拟和数字 |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 64-TQFP 裸露焊盘 |
| 供应商设备封装： | 64-TQFP-EP（10x10） |
| 包装： | 带卷 (TR) |
| 输入数目和类型： | 1 个差分，单极；1 个差分，双极 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页当前第35页第36页第37页
AD7760
Rev. A | Page 6 of 36
TIMING SPECIFICATIONS
AVDD1 = DVDD = VDRIVE = 2.5 V, AVDD2 = AVDD3 = AVDD4 = 5 V, TA = 25°C, normal mode, unless otherwise noted.
Table 3.
Parameter
Limit at TMIN, TMAX
Unit
Description
fMCLK
1
MHz min
Applied master clock frequency
40
MHz max
fICLK
500
kHz min
Internal modulator clock derived from MCLK
20
MHz max
0.5 × tICLK
typ
DRDY pulse width
t2
10
ns min
DRDY falling edge to CS falling edge
t3
3
ns min
RD/WR setup time to CS falling edge
t4
(0.5 × tICLK) + 16 ns
max
Data access time
t5
tICLK
min
CS low read pulse width
t6
tICLK
min
CS high pulse width between reads
t7
3
ns min
RD/WR hold time to CS rising edge
t8
11
ns max
Bus relinquish time
t92
0.5 × tICLK
typ
DRDY high period
t102
0.5 × tICLK
typ
DRDY low period
t11
(0.5 × tICLK) + 16 ns
max
Data access time
23
ns min
Data valid prior to DRDY rising edge
19
ns min
Data valid after DRDY rising edge
t14
11
ns max
Bus relinquish time
t15
4 × tICLK
min
CS low write pulse width
t16
4 × tICLK
min
CS high period between address and data
t17
5
ns min
Data setup time
t18
0
ns min
Data hold time
23
ns min
Data valid prior to MCLK falling edge while DRDY is logic low
19
ns min
Data valid after MCLK falling edge while DRDY is logic low
1 tICLK = 1/fICLK.
2 When ICLK = MCLK, DRDY pulse width depends on the mark-space ratio of applied MCLK.
3 Valid when using the modulator output mode with CDIV = 1.
4 See the Modulator Data Output Mode section for timing diagrams.
5 Valid when using the modulator output mode with CDIV = 0.
相关PDF资料 |
PDF描述 |
|---|---|
| AD7762BSVZ-REEL | IC ADC 24BIT 625KSPS 64TQFP |
| AD7763BSVZ | IC ADC 24BIT SRL 625KSPS 64TQFP |
| AD7764BRUZ-REEL7 | IC ADC 24BIT S/D 312KSPS 28TSSOP |
| AD7765BRUZ-REEL7 | IC ADC 24BIT S/D 156KSPS 28TSSOP |
| AD7766BRUZ-RL7 | IC ADC 24BIT 128KSPS SAR 16TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD7761BSTZ | 功能描述:16 Bit Analog to Digital Converter 8 Input 8 Sigma-Delta 64-LQFP (10x10) 制造商:analog devices inc. 系列:- 包装:托盘 零件状态:有效 位数:16 采样率（每秒）:256k 输入数:8 输入类型:差分 数据接口:SPI 配置:ADC 无线电 - S/H:ADC:- A/D 转换器数:8 架构:三角积分 参考类型:外部 电压 - 电源，模拟:2 V ~ 5.5 V 电压 - 电源，数字:- 特性:同步采样 工作温度:-40°C ~ 105°C 封装/外壳:64-LQFP 供应商器件封装:64-LQFP（10x10） 标准包装:1 |
| AD7761BSTZ-RL | 功能描述:16 Bit Analog to Digital Converter 8 Input 8 Sigma-Delta 64-LQFP (10x10) 制造商:analog devices inc. 系列:- 包装:带卷（TR） 零件状态:有效 位数:16 采样率（每秒）:256k 输入数:8 输入类型:差分 数据接口:SPI 配置:ADC 无线电 - S/H:ADC:- A/D 转换器数:8 架构:三角积分 参考类型:外部 电压 - 电源，模拟:2 V ~ 5.5 V 电压 - 电源，数字:- 特性:同步采样 工作温度:-40°C ~ 105°C 封装/外壳:64-LQFP 供应商器件封装:64-LQFP（10x10） 标准包装:1,500 |
| AD7762 | 制造商:AD 制造商全称:Analog Devices 功能描述:24-Bit, 8.5 mW, 109 dB, 128/64/32 kSPS ADCs |
| AD77628SVZ | 制造商:Analog Devices 功能描述: |
| AD7762BCP | 制造商:Analog Devices 功能描述:ADC SGL DELTA-SIGMA 625KSPS 24BIT PARALLEL 48LFCSP - Bulk |
发布紧急采购，3分钟左右您将得到回复。