- 您现在的位置：买卖IC网 > PDF目录1987 > AD9548BCPZ-REEL7 (Analog Devices Inc)IC CLOCK GEN/SYNCHRONIZR 88LFCSP PDF资料下载
参数资料
| 型号： | AD9548BCPZ-REEL7 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 5/112页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK GEN/SYNCHRONIZR 88LFCSP |
| 产品变化通告： | AD9548 Mask Change 20/Oct/2010 |
| 标准包装： | 400 |
| 类型： | 时钟/频率发生器，同步器 |
| PLL： | 是 |
| 主要目的： | 以太网，SONET/SDH，Stratum |
| 输入： | CMOS，LVDS，LVPECL |
| 输出： | CMOS，LVDS，LVPECL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:1 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 750kHz |
| 电源电压： | 1.71 V ~ 3.465 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 88-VFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 88-LFCSP-VQ（12x12） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页当前第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页
AD9548
Data Sheet
Rev. E | Page 102 of 112
NONVOLATILE MEMORY (EEPROM) CONTROL (REGISTER 0x0E00 TO REGISTER 0x0E03)
Table 142. EEPROM Control
Address
Bits
Bit Name
Description
0x0E00
[7:2]
Unused
[1]
Half rate mode
EEPROM serial communication rate.
0 (default) = 400 kHz (normal).
1 = 200 kHz.
[0]
Write enable
EEPROM write enable/protect.
0 (default) = EEPROM write protected.
1 = EEPROM write enabled.
0x0E01
[7:5]
Unused
[4:0]
Condition value
When set to a nonzero value (default = 0), these bits establish the condition for
EEPROM downloads.
0x0E02
[7:1]
Unused
[0]
Save to EEPROM
Upload data to the EEPROM based on the EEPROM storage sequence. This is an
autoclearing bit. When an EEPROM save/load transfer is complete, wait a minimum of
10 μs before starting the next EEPROM save/load transfer.
0x0E03
[7:2]
Unused
[1]
Load from EEPROM
Download data from the EEPROM. This is an autoclearing bit. When an EEPROM
save/load transfer is complete, wait a minimum of 10 μs before starting the next
EEPROM save/load transfer.
[0]
Unused
EEPROM STORAGE SEQUENCE (REGISTER 0x0E10 TO REGISTER 0x0E3F)
The default settings of Register 0x0E10 to Register 0x0E33 embody a sample scratch pad instruction sequence. The following is a
description of the register defaults under the assumption that the controller has been instructed to carry out an EEPROM storage
sequence.
Table 143. EEPROM Storage Sequence for System Clock Settings
Address
Bits
Bit Name
Description
0x0E10
[7:0]
System clock
The default value of this register is 0x08, which the controller interprets as a data
instruction. Its decimal value is 8, which tells the controller to transfer nine bytes of
data (8 + 1) beginning at the address specified by the next two bytes. The
controller stores 0x08 in the EEPROM and increments the EEPROM address pointer.
0x0E11
[7:0]
System clock
The default value of these two registers is 0x0100. Note that Register 0x0E11 and
Register 0x0E12 are the most significant and least significant bytes of the target
address, respectively. Because the previous register contains a data instruction,
these two registers define a starting address (in this case, 0x0100). The controller
stores 0x0100 in the EEPROM and increments the EEPROM pointer by 2. It then
transfers nine bytes from the register map (beginning at Address 0x0100) to the
EEPROM and increments the EEPROM address pointer by 10 (nine data bytes and
one checksum byte). The nine bytes transferred correspond to the system clock
parameters in the register map.
0x0E12
[7:0]
0x0E13
[7:0]
I/O update
The default value of this register is 0x80, which the controller interprets as an I/O
update instruction. The controller stores 0x80 in the EEPROM and increments the
EEPROM address pointer.
Table 144. EEPROM Storage Sequence for System Clock Calibration
Address
Bits
Bit Name
Description
0x0E14
[7:0]
SYSCLK calibrate
The default value of this register is 0xA0, which the controller interprets as a
calibrate instruction. The controller stores 0xA0 in the EEPROM and increments the
EEPROM address pointer.
相关PDF资料 |
PDF描述 |
|---|---|
| AD9549ABCPZ-REEL7 | IC CLOCK GEN/SYNCHRONIZR 64LFCSP |
| AD9550BCPZ-REEL7 | IC INTEGER-N TRANSLATOR 32-LFCSP |
| AD9551BCPZ | IC CLOCK GEN MULTISERV 40-LFCSP |
| AD9552BCPZ-REEL7 | IC PLL CLOCK GEN LP 32LFCSP |
| AD9553BCPZ-REEL7 | IC INTEGER-N CLCK GEN 32LFCSP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9548XCPZ | 制造商:Analog Devices 功能描述: |
| AD9549 | 制造商:AD 制造商全称:Analog Devices 功能描述:Dual Input Network Clock Generator/Synchronizer |
| AD9549/PCBZ | 制造商:Analog Devices 功能描述:DUAL INPUT NETWORK CLOCK GEN/SYNCHRONIZER - Bulk |
| AD9549A/PCBZ | 功能描述:BOARD EVALUATION FOR AD9549A RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 标准包装:1 系列:PSoC® 主要目的:电源管理，热管理 嵌入式:- 已用 IC / 零件:- 主要属性:- 次要属性:- 已供物品:板，CD，电源 |
| AD9549ABCPZ | 功能描述:IC CLOCK GEN/SYNCHRONIZR 64LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:1 系列:- 类型:时钟/频率发生器，多路复用器 PLL:是 主要目的:存储器，RDRAM 输入:晶体 输出:LVCMOS 电路数:1 比率 - 输入:输出:1:2 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3 V ~ 3.6 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:16-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:16-TSSOP 包装:Digi-Reel® 其它名称:296-6719-6 |
发布紧急采购，3分钟左右您将得到回复。