参数资料
| 型号： | AD9577BCPZ-R7 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 19/44页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK GENERATOR 40LFCSP |
| 标准包装： | 750 |
| 系列： | PCI Express® (PCIe) |
| 类型： | 扇出缓冲器（分配），网络时钟发生器 |
| PLL： | 是 |
| 主要目的： | 以太网，PCI Express（PCIe），SONET/SDH |
| 输入： | 时钟，晶体 |
| 输出： | LVCMOS，LVDS，LVPECL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 2:5 |
| 差分 - 输入:输出： | 无/是 |
| 频率 - 最大： | 637.5MHz |
| 电源电压： | 3 V ~ 3.6 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 40-WFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 40-LFCSP-WQ（6x6） |
| 包装： | 带卷 (TR) |
| 其它名称： | AD9577BCPZ-R7TR |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页当前第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页
AD9577
Data Sheet
Rev. 0 | Page 26 of 44
Therefore, to accurately estimate the TJ p-p, separate
measurements of the rms value of the random jitter (RJ rms)
and the peak-to-peak value of the deterministic jitter (DJ p-p)
must be taken. To measure the RJ rms of the clock signal,
integrate the clock phase noise over the desired bandwidth, with
spurs disabled (that is, removed) from the measurement. If the
DJ spurs were included in the measurement, the DJ
contribution would also be multiplied by 14.06 in Equation 2,
leading to a grossly pessimistic estimate of the total jitter. This is
why it is important to measure the integrated jitter with spurs
disabled. Due to the 14.06 factor in Equation 2, the spurious DJ
components on the clock output only have a small impact on
the TJ p-p measurement and, consequently, the system BER
performance. Therefore, it is clear that the DJ component (that
is, the spur) should not be added to the rms value of the random
jitter directly. However, if the phase noise jitter measurement
was preformed with spurs enabled, this is exactly what the
measurement would be reporting. For more background
information, see Fibre Channel, Methodologies for Jitter and
Signal Quality Specification-MJSQ, Rev. 14, June 9, 2004.
相关PDF资料 |
PDF描述 |
|---|---|
| AD9600ABCPZ-150 | IC ADC 10BIT 150MSPS 64LFCSP |
| AD9608BCPZRL7-125 | IC ADC 10BIT 125MSPS 64LFCSP |
| AD9609BCPZRL7-80 | IC ADC 10BIT SRL/SPI 80M 32LFCSP |
| AD9613BCPZ-170 | IC ADC 12BIT SRL 170MSPS 64LFCSP |
| AD9627ABCPZ-125 | IC ADC 12BIT 1255MSPS 64LFCSP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9577BCPZ-RL | 功能描述:IC CLK GEN PLL DUAL 40LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:PCI Express® (PCIe) 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| AD9577-EVALZ | 制造商:AD 制造商全称:Analog Devices 功能描述:Clock Generator with Dual PLLs |
| AD9578BCPZ | 功能描述:IC PLL CLOCK GEN 20MHZ 48LFCSP 制造商:analog devices inc. 系列:- 包装:托盘 零件状态:有效 类型:* PLL:带旁路 输入:LVCMOS，LVDS，LVPECL，晶体 输出:HCSL，LVCMOS，LVDS，LVPECL 电路数:1 比率 - 输入:输出:2：5 差分 - 输入:输出:是/是 频率 - 最大值:919MHz 分频器/倍频器:是/无 电压 - 电源:2.375 V ~ 3.63 V 工作温度:-25°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-WFQFN 裸露焊盘，CSP 供应商器件封装:48-LFCSP-VQ（7x7） 标准包装:1 |
| AD9578BCPZ-REEL7 | 功能描述:IC PLL CLOCK GEN 20MHZ 48LFCSP 制造商:analog devices inc. 系列:- 包装:剪切带（CT） 零件状态:有效 类型:* PLL:带旁路 输入:LVCMOS，LVDS，LVPECL，晶体 输出:HCSL，LVCMOS，LVDS，LVPECL 电路数:1 比率 - 输入:输出:2：5 差分 - 输入:输出:是/是 频率 - 最大值:919MHz 分频器/倍频器:是/无 电压 - 电源:2.375 V ~ 3.63 V 工作温度:-25°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-WFQFN 裸露焊盘，CSP 供应商器件封装:48-LFCSP-VQ（7x7） 标准包装:1 |
| AD95S08KAC | 制造商:未知厂家 制造商全称:未知厂家 功能描述:THYRISTOR MODULE|DOUBLER|HALF-CNTLD|POSITIVE|15V V(RRM)|95A I(T) |
发布紧急采购，3分钟左右您将得到回复。