参数资料
| 型号： | ADN2855ACPZ-R7 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 2/20页 |
| 文件大小： | 0K |
| 描述： | IC CLK/RECOVERY MULTI 32LFCSP |
| 标准包装： | 1,500 |
| 类型： | 时钟和数据恢复（CDR） |
| PLL： | 是 |
| 主要目的： | GPON，BPON，GEPON |
| 输入： | CML |
| 输出： | LVDS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:2 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 200MHz |
| 电源电压： | 3 V ~ 3.6 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 32-VFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 32-LFCSP-VQ（5x5） |
| 包装： | 带卷 (TR) |
ADN2855
Rev. A | Page 10 of 20
Table 7. Internal Register Map1
Reg. Name
R/W
Address
D7
D6
D5
D4
D3
D2
D1
D0
CTRLA
W
0x08
FREF range
Data rate/DIV_FREF ratio
0
Lock to REFCLK
CTRLA_RD
R
0x05
Readback CTRLA
CTRLB
W
0x09
0
Initiate
acquisition
0
CTRLB_RD
R
0x06
Readback CTRLB
CTRLC
W
0x11
0
Bus swap
Parallel
CLKOUT mode
RxCLK phase
adjust
0
Output boost
CTRLD
W
0x22
Output
mode
Disable
data buffer
Disable clock
buffer
0
Serial CLKOUT
mode
1
All writeable registers default to 0x00.
Table 8. Control Register, CTRLA1
Bit No.
Description
[7:6]
FREF range
00 = 10 MHz to 25 MHz
01 = 25 MHz to 50 MHz
10 = 50 MHz to 100 MHz
11 = 100 MHz to 200 MHz
[5:2]
Data rate/DIV_FREF ratio
0000 = 1
0001 = 2
0010 = 4
…
n = 2n
…
1000 = 256
[1]
Set to 0
[0]
Lock to RFCLK
0 = lock to input data
1 = lock to reference clock
1
Where DIV_FREF is the divided down reference referred to the 10 MHz to
20 MHz band (see the Reference Clock section).
Table 9. Control Register, CTRLB
Bit No.
Description
[7:6]
Set to 0
[5]
Initiate acquisition; write a 1 followed by 0
to initiate a new acquisition
[4:0]
Set to 0
Table 10. Control Register, CTRLC
Bit No.
Description
[7:6]
Set to 0
[5]
Bus swap
0 = DAT3 is earliest bit
1 = DAT0 is earliest bit
[4]
Parallel CLKOUT mode
0 = full rate parallel clock
1 = half rate parallel clock (DDR mode)
[3:2]
RxCLK phase adjust
00 = CLK edge in center of eye
01 = +2 UI vs. baseline (CLK edge aligned with
data transition)
10 = +0.5 UI vs. baseline
11 = 1.5 UI vs. baseline
[1]
Set to 0
[0]
Output boost
0 = default
1 = boost output swing
Table 11. Control Register, CTRLD
Bit No.
Description
[7]
Output mode
0 = parallel output
1 = serial output
[6]
Disable data buffer
0 = default
1 = disable data output buffer
[5]
Disable clock buffer
0 = default
1 = disable clock output buffer
[4:1]
Set to 0
[0]
Serial CLKOUT mode
0 = half rate serial clock
1 = full rate serial clock
相关PDF资料 |
PDF描述 |
|---|---|
| ADS1191IPBS | IC AFE 16BIT 8KSPS 1CH 32TQFP |
| ADS1222IPWTG4 | IC 24BIT ADC W/2CH MUX 14-TSSOP |
| ADS1234IPWG4 | IC ADC 24BIT BRDG SENSOR 28TSSOP |
| ADS1241EG4 | IC ADC 24-BIT SER PROGBL 28-SSOP |
| ADS1244IDGSTG4 | IC ADC LP CONVERT 24BIT 10-MSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADN2855XCPZ | 功能描述:IC CLK DATA REC GPON 200MHZ 制造商:analog devices inc. 系列:- 包装:托盘 零件状态:上次购买时间 PLL:是 主要用途:GPON，BPON，GEPON 输入:CML 输出:LVDS 电路数:1 比率 - 输入:输出:1:1 差分 - 输入:输出:是/是 频率 - 最大值:200MHz 电压 - 电源:3 V ~ 3.6 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:32-WFQFN 裸露焊盘 供应商器件封装:32-LFCSP-VQ（5x5） 标准包装:1 |
| ADN2860 | 制造商:AD 制造商全称:Analog Devices 功能描述:3-Channel Digital Potentiometer with Nonvolatile Memory |
| ADN2860ACPZ25 | 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述: |
| ADN2860ACPZ250 | 制造商:Analog Devices 功能描述: |
| ADN2860ACPZ250-RL7 | 功能描述:IC POT DGTL 3CH 250K 24-LFCSP RoHS:是 类别:集成电路 (IC) >> 数据采集 - 数字电位器 系列:- 标准包装:2,500 系列:XDCP™ 接片:256 电阻（欧姆）:100k 电路数:1 温度系数:标准值 ±300 ppm/°C 存储器类型:非易失 接口:I²C（设备位址） 电源电压:2.7 V ~ 5.5 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:14-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:14-TSSOP 包装:带卷 (TR) |
发布紧急采购，3分钟左右您将得到回复。