- 您现在的位置：买卖IC网 > PDF目录19311 > ADSP-BF561SKB500 (Analog Devices Inc)IC DSP CTRLR 32BIT 500MHZ 297BGA PDF资料下载
参数资料
| 型号： | ADSP-BF561SKB500 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 20/64页 |
| 文件大小： | 0K |
| 描述： | IC DSP CTRLR 32BIT 500MHZ 297BGA |
| 产品培训模块： | Blackfin® Processor Core Architecture Overview Blackfin® Device Drivers Blackfin® Optimizations for Performance and Power Consumption Blackfin® System Services |
| 产品变化通告： | Product Discontinuance 27/Oct/2011 |
| 标准包装： | 1 |
| 系列： | Blackfin® |
| 类型： | 定点 |
| 接口： | SPI，SSP，UART |
| 时钟速率： | 500MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 328kB |
| 电压 - 输入/输出： | 2.50V，3.30V |
| 电压 - 核心： | 1.25V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 297-BGA |
| 供应商设备封装： | 297-PBGA（27x27） |
| 包装： | 托盘 |
| 配用： | ADZS-BFAUDIO-EZEXT-ND - BOARD EVAL AUDIO BLACKFIN ADZS-BF561-EZLITE-ND - BOARD EVAL ADSP-BF561 ADZS-BF561-MMSKIT-ND - KIT STARTER MULTIMEDIA BF561 ADZS-BFAV-EZEXT-ND - BOARD DAUGHT ADSP-BF533,37,61KIT |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页当前第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页
ADSP-BF561
SPECIFICATIONS
Component specifications are subject to change without notice.
OPERATING CONDITIONS
Parameter
Conditions
Min
Nominal
Max
Unit
V DDINT
V DDINT
V DDINT
V DDEXT
V DDEXT
V IH
V IL
T J
T J
Internal Supply Voltage 1
Internal Supply Voltage 3
Internal Supply Voltage 3
External Supply Voltage
External Supply Voltage
High Level Input Voltage 4, 5
Low Level Input Voltage 5
Junction Temperature
Junction Temperature
Non automotive 500 MHz and 533 MHz speed grade models 2
600 MHz speed grade models 2
Automotive grade models 2
Non automotive grade models 2
Automotive grade models 2
256-Ball CSP_BGA (12 mm × 12 mm) @ T AMBIENT = 0°C to +70°C
256-Ball CSP_BGA (17 mm × 17 mm) @ T AMBIENT = 0°C to +70°C
0.8
0.8
0.95
2.25
2.7
2.0
–0.3
0
0
1.25
1.35
1.25
2.5, or 3.3
3.3
1.375
1.4185
1.375
3.6
3.6
3.6
+0.6
+105
+95
V
V
V
V
V
V
V
°C
°C
T J
Junction Temperature
256-Ball CSP_BGA (17 mm × 17 mm) @ T AMBIENT =–40°C to +85°C –40
+115
°C
T J
T J
Junction Temperature
Junction Temperature
297-Ball PBGA @ T AMBIENT = 0°C to +70°C
297-Ball PBGA @ T AMBIENT = –40°C to +85°C
0
–40
+95
+115
°C
°C
1
2
3
4
5
Internal voltage (V DDINT ) regulator tolerance is –5% to +10% for all models.
The internal voltage regulation feature is not available. External voltage regulation is required to ensure correct operation.
The ADSP-BF561 is 3.3 V tolerant (always accepts up to 3.6 V maximum V IH ), but voltage compliance (on outputs, V OH ) depends on the input V DDEXT , because V OH (maximum)
approximately equals V DDEXT (maximum). This 3.3 V tolerance applies to bidirectional and input only pins.
Applies to all signal pins.
ADSP-BF561 clocks (t CCLK = 1/f CCLK ). Take care in selecting
MSEL, SSEL, and CSEL ratios so as not to exceed the maximum
operating conditions.
core clock, system clock, and Voltage Controlled Oscillator
Table 9. Core Clock (CCLK) Requirements—500 MHz and 533 MHz Speed Grade Models 1
Parameter
Max
Unit
f CCLK
f CCLK
f CCLK
f CCLK
f CCLK
f CCLK
CCLK Frequency (V DDINT = 1.235 Vminimum) 2
CCLK Frequency (V DDINT = 1.1875 Vminimum)
CCLK Frequency (V DDINT = 1.045 Vminimum)
CCLK Frequency (V DDINT = 0.95 Vminimum)
CCLK Frequency (V DDINT = 0.855 Vminimum) 3
CCLK Frequency (V DDINT = 0.8 V minimum) 3
533
500
444
350
300
250
MHz
MHz
MHz
MHz
MHz
MHz
1
2
3
External Voltage regulation is required on automotive grade models (see Ordering Guide on Page 63 ) to ensure correct operation.
Table 10. Core Clock (CCLK) Requirements—600 MHz Speed Grade Models 1
Parameter
Max
Unit
f CCLK
f CCLK
f CCLK
f CCLK
f CCLK
f CCLK
f CCLK
CCLK Frequency (V DDINT = 1.2825 V minimum) 2
CCLK Frequency (V DDINT = 1.235 V minimum)
CCLK Frequency (V DDINT = 1.1875 V minimum)
CCLK Frequency (V DDINT = 1.045 V minimum)
CCLK Frequency (V DDINT = 0.95 V minimum)
CCLK Frequency (V DDINT = 0.855 V minimum)
CCLK Frequency (V DDINT = 0.8 V minimum)
600
533
500
444
350
300
250
MHz
MHz
MHz
MHz
MHz
MHz
MHz
1
2
External voltage regulator required to ensure proper operation at 600 MHz.
Rev. E |
Page 20 of 64 |
September 2009
相关PDF资料 |
PDF描述 |
|---|---|
| GEM10DTKN | CONN EDGECARD 20POS DIP .156 SLD |
| EEM11DRTH | CONN EDGECARD 22POS DIP .156 SLD |
| RSM36DRYI | CONN EDGECARD 72POS DIP .156 SLD |
| GEM10DTKH | CONN EDGECARD 20POS DIP .156 SLD |
| EBM06DRSS | CONN EDGECARD 12POS DIP .156 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-BF561SKB600 | 功能描述:IC DSP CTRLR 32BIT 600MHZ 297BGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:Blackfin® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| ADSP-BF561SKB750 | 制造商:Analog Devices 功能描述: |
| ADSP-BF561SKBCZ500 | 功能描述:BLACK FIN, EMBEDDED,SYMMETRIC RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:Blackfin® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| ADSP-BF561SKBCZ-5A | 功能描述:IC DSP CTLR 32BIT BKFN 256CSPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:Blackfin® 标准包装:40 系列:TMS320DM64x, DaVinci™ 类型:定点 接口:I²C，McASP，McBSP 时钟速率:400MHz 非易失内存:外部 芯片上RAM:160kB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:0°C ~ 90°C 安装类型:表面贴装 封装/外壳:548-BBGA，FCBGA 供应商设备封装:548-FCBGA（27x27） 包装:托盘 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| ADSP-BF561SKBCZ-5V | 功能描述:IC DSP 32BIT 500MHZ 256CSPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:Blackfin® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
发布紧急采购，3分钟左右您将得到回复。