收藏本站
参数资料
型号： ADSP-TS101SKB2250X
厂商： ANALOG DEVICES INC
元件分类： 数字信号处理
英文描述： 64-BIT, 125 MHz, OTHER DSP, PBGA484
封装： 19 X 19 MM, METRIC, PLASTIC, BGA-484
文件页数： 18/42页
文件大小： 774K
代理商： ADSP-TS101SKB2250X
This information applies to a product under development. Its characteristics and specifications are subject to change with-
out notice. Analog Devices assumes no obligation regarding future manufacturing unless otherwise agreed to in writing.
25
REV. PrE
For current information contact Analog Devices at 800/262-5643
ADSP-TS101S
February 2002
PRELIMINARY TECHNICAL DATA
Link Port Data Transfer and Token Switch Timing
Table 18, Table 19, Table 20, and Table 21 with Figure 11,
Figure 12, Figure 13, and Figure 14 provide the timing specifi-
cations for the link ports data transfer and token switch.
Table 18. Link Ports—Transmit
Parameter
Min
Max
Unit
Timing Requirements:
tCONNS
Connectivity Pulse Setup
0.25 × tLXCLK_TX
ns
tCONNIW
Connectivity Pulse Input Width
tLXCLK_TX
ns
tACKS
Acknowledge Setup
0.5 × tL
X
CLK_TX
ns
Switching Characteristics:
tLXCLK_TX
1
Transmit Link Clock Period
0.9 × LR × CCLK
1.1 × LR × CCLK
ns
tLXCLKH_TX
Transmit Link Clock Width High
0.4 × tLXCLK_TX
0.6 × tLXCLK_TX
ns
tLXCLKL_TX
Transmit Link Clock Width Low
0.4 × tLXCLK_TX
0.6 × tLXCLK_TX
ns
tDIRS
LxDIR Transmit Setup
0.5 × tLXCLK_TX
2 × tLXCLK_TX
ns
tDIRH
LxDIR Transmit Hold
0.5 × tLXCLK_TX
2 × tLXCLK_TX
ns
tDOS
2
LxDAT7–0 Output Setup
0.25 × tLXCLK_TX – 1ns
tDOH
2
LxDAT7–0 Output Hold
0.25 × tL
X
CLK_TX – 1ns
tDOS
3
LxDAT7–0 Output Setup
0.17 × tL
X
CLK_TX – 1ns
tDOH
3
LxDAT7–0 Output Hold
0.17 × tL
X
CLK_TX – 1ns
tLDOE
LxDAT7–0 Output Enable
CCLK
tLDOD
4
LxDAT7–0 Output Disable
CCLK
1 The Link clock Ratio (LR) is 2, 3, 4, or 8 as set by the SPD bits in the LxCTL register.
2 The formula for this parameter applies when LR is 2, 4, or 8.
3 The formula for this parameter applies when LR is 3.
4 This specification applies to the last data byte or the “Dummy” byte that follows the verification byte if enabled. For more information, see the TigerSHARC
DSP Hardware Specification.
Figure 11. Link Ports—Transmit
LxCLKOUT
LxCLKIN
LxDIR
LxDAT7–0
1
2
3
4
0
5
6
7
8
9
10
11
12
13
14
15
Note: LxCLKIN shows the connectivity pulse with each of the three possible transitions to "Acknowledge". After a
connectivity pulse low minimum, LxCLKIN may [1] return high and remain high for "Acknowledge", [2] return high
and subsequently go low (meeting tACKS) for "Not Acknowledge", or [3] remain low for "Not Acknowledge".
tLxCLKL_Tx
tLxCLKH_Tx
tDIRS
tLxCLK_Tx
tCONNS
tDOS
tDOH
tDOS
tACKS
tDOH
tCONNIW
tDIRH
tLDOD
tLDOE
相关PDF资料
PDF描述
ADT70GR-REEL7 ANALOG TEMP SENSOR-VOLTAGE, 2.49-2.51V, 1Cel, RECTANGULAR, SURFACE MOUNT
ADT7462ACPZ-500RL7 DIGITAL TEMP SENSOR-SERIAL, 8BIT(s), 4Cel, SQUARE, SURFACE MOUNT
ADTSM66SV KEYPAD SWITCH, SPST, MOMENTARY-TACTILE, 0.05A, 12VDC, 3.92 N, SURFACE MOUNT-STRAIGHT
ADTS644N/KV KEYPAD SWITCH, SPST, MOMENTARY-TACTILE, 0.05A, 12VDC, 1.57 N, THROUGH HOLE-STRAIGHT
ADTSM648N/KV KEYPAD SWITCH, SPST, MOMENTARY-TACTILE, 0.05A, 12VDC, 1.57 N, SURFACE MOUNT-STRAIGHT
相关代理商/技术参数
参数描述
ADSP-TS201SABP-050 功能描述:IC PROCESSOR 500MHZ 576BGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:TigerSHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘
ADSP-TS201SABP-060 功能描述:IC PROCESSOR 600MHZ 576BGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:TigerSHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘
ADSP-TS201SABP-10X 制造商:Analog Devices 功能描述:
ADSP-TS201SABP-15X 制造商:Analog Devices 功能描述:
ADSP-TS201SABP-ENG 制造商:Analog Devices 功能描述:
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*