参数资料
| 型号： | AM1808BZWT4 |
| 厂商： | Texas Instruments |
| 文件页数： | 163/264页 |
| 文件大小： | 0K |
| 描述： | IC ARM9 MPU 361NFBGA |
| 标准包装： | 90 |
| 系列： | ARM9 |
| 处理器类型： | ARM 微处理器 |
| 速度： | 456MHz |
| 电压： | 1.25 V ~ 1.35 V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 361-LFBGA |
| 供应商设备封装： | 361-NFBGA（16x16） |
| 包装： | 托盘 |
| 其它名称： | 296-28241 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页当前第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页
SPRS653E – FEBRUARY 2010 – REVISED MARCH 2014
6.33 Programmable Real-Time Unit Subsystem (PRUSS)
The Programmable Real-Time Unit Subsystem (PRUSS) consists of
Two Programmable Real-Time Units (PRU0 and PRU1) and their associated memories
An Interrupt Controller (INTC) for handling system interrupt events. The INTC also supports posting
events back to the device level host CPU.
A Switched Central Resource (SCR) for connecting the various internal and external masters to the
resources inside the PRUSS.
The two PRUs can operate completely independently or in coordination with each other. The PRUs can
also work in coordination with the device level host CPU. This is determined by the nature of the program
which is loaded into the PRUs instruction memory. Several different signaling mechanisms are available
between the two PRUs and the device level host CPU.
The PRUs are optimized for performing embedded tasks that require manipulation of packed memory
mapped data structures, handling of system events that have tight realtime constraints and interfacing with
systems external to the device.
The PRUSS comprises various distinct addressable regions. Externally the subsystem presents a single
64Kbyte range of addresses. The internal interconnect bus (also called switched central resource, or SCR)
of the PRUSS decodes accesses for each of the individual regions. The PRUSS memory map is
documented in Table 6-131 and in Table 6-132. Note that these two memory maps are implemented
inside the PRUSS and are local to the components of the PRUSS.
Table 6-131. Programmable Real-Time Unit Subsystem (PRUSS) Local Instruction Space Memory Map
BYTE ADDRESS
PRU0
PRU1
0x0000 0000 - 0x0000 0FFF
PRU0 Instruction RAM
PRU1 Instruction RAM
Table 6-132. Programmable Real-Time Unit Subsystem (PRUSS) Local Data Space Memory Map
BYTE ADDRESS
PRU0
PRU1
0x0000 0000 - 0x0000 01FF
Data RAM 0 (1)
Data RAM 1 (1)
0x0000 0200 - 0x0000 1FFF
Reserved
0x0000 2000 - 0x0000 21FF
Data RAM 1 (1)
Data RAM 0 (1)
0x0000 2200 - 0x0000 3FFF
Reserved
0x0000 4000 - 0x0000 6FFF
INTC Registers
0x0000 7000 - 0x0000 73FF
PRU0 Control Registers
0x0000 7400 - 0x0000 77FF
Reserved
0x0000 7800 - 0x0000 7BFF
PRU1 Control Registers
0x0000 7C00 - 0xFFFF FFFF
Reserved
(1)
Note that PRU0 accesses Data RAM0 at address 0x0000 0000, also PRU1 accesses Data RAM1 at address 0x0000 0000. Data RAM0
is intended to be the primary data memory for PRU0 and Data RAM1 is intended to be the primary data memory for PRU1. However for
passing information between PRUs, each PRU can access the data ram of the ‘other’ PRU through address 0x0000 2000.
The global view of the PRUSS internal memories and control ports is documented in Table 6-133. The
offset addresses of each region are implemented inside the PRUSS but the global device memory
mapping places the PRUSS slave port in the address range 0x01C3 0000-0x01C3 FFFF. The PRU0 and
PRU1 can use either the local or global addresses to access their internal memories, but using the local
addresses will provide access time several cycles faster than using the global addresses. This is because
when accessing via the global address the access needs to be routed through the switch fabric outside
PRUSS and back in through the PRUSS slave port.
Copyright 2010–2014, Texas Instruments Incorporated
Peripheral Information and Electrical Specifications
245
Product Folder Links: AM1808
相关PDF资料 |
PDF描述 |
|---|---|
| IDT7133SA25PF8 | IC SRAM 32KBIT 25NS 100TQFP |
| 1-84984-3 | CONN FFC 13POS 1.00MM VERT PCB |
| MPC8541EVTALF | IC MPU POWERQUICC III 783-FCPBGA |
| IDT7134LA20JG8 | IC SRAM 32KBIT 20NS 52PLCC |
| 4-1734839-8 | CONN FPC 48POS .5MM RT ANG SMD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AM1808BZWTA3 | 功能描述:微处理器 - MPU ARM MicroProc RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| AM1808BZWTA4 | 制造商:TI 制造商全称:Texas Instruments 功能描述:AM1808 ARM Microprocessor |
| AM1808BZWTD3 | 制造商:TI 制造商全称:Texas Instruments 功能描述:AM1808 ARM Microprocessor |
| AM1808BZWTD4 | 功能描述:微处理器 - MPU ARM MicroProc RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| AM1808BZWTT3 | 制造商:Texas Instruments 功能描述:IC ARM9 CORTEX MPU 361NFBGA 制造商:Texas Instruments 功能描述:AM1808BZWTT3 |
发布紧急采购，3分钟左右您将得到回复。