- 您现在的位置：买卖IC网 > Datasheet目录317 > C8051T610DB24 (Silicon Laboratories Inc)DAUGHTER BOARD T610 24QFN SOCKET Datasheet资料下载
参数资料
| 型号： | C8051T610DB24 |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 97/218页 |
| 文件大小： | 0K |
| 描述： | DAUGHTER BOARD T610 24QFN SOCKET |
| 标准包装： | 1 |
| 模块/板类型： | QFN 插口模块 |
| 适用于相关产品： | C8051T610DK |
| 相关产品： | 336-1443-ND - KIT DEV FOR C8051T61X MCU'S |
| 其它名称： | 336-1507 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页当前第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页
C8051T610/1/2/3/4/5/6/7
18. Power Management Modes
The C8051T610/1/2/3/4/5/6/7 devices have two software programmable power management modes: idle,
and stop. Idle mode halts the CPU while leaving the peripherals and clocks active. In stop mode, the CPU
is halted, all interrupts and timers (except the missing clock detector) are inactive, and the internal oscilla-
tor is stopped (analog peripherals remain in their selected states; the external oscillator is not affected).
Since clocks are running in idle mode, power consumption is dependent upon the system clock frequency
and the number of peripherals left in active mode before entering Idle. Stop mode consumes the least
power because the majority of the device is shut down with no clocks active. SFR Definition 18.1 describes
the Power Control Register (PCON) used to control the C8051T610/1/2/3/4/5/6/7's stop and idle power
management modes.
Although the C8051T610/1/2/3/4/5/6/7 has idle and stop modes available, more control over the device
power can be achieved by enabling/disabling individual peripherals as needed. Each analog peripheral
can be disabled when not in use and placed in low power mode. Digital peripherals, such as timers or
serial buses, draw little power when they are not in use.
18.1. Idle Mode
Setting the Idle Mode Select bit (PCON.0) causes the hardware to halt the CPU and enter idle mode as
soon as the instruction that sets the bit completes execution. All internal registers and memory maintain
their original data. All analog and digital peripherals can remain active during idle mode.
Idle mode is terminated when an enabled interrupt is asserted or a reset occurs. The assertion of an
enabled interrupt will cause the Idle Mode Selection bit (PCON.0) to be cleared and the CPU to resume
operation. The pending interrupt will be serviced and the next instruction to be executed after the return
from interrupt (RETI) will be the instruction immediately following the one that set the Idle Mode Select bit.
If Idle mode is terminated by an internal or external reset, the CIP-51 performs a normal reset sequence
and begins program execution at address 0x0000.
If the instruction following the write of the IDLE bit is a single-byte instruction and an interrupt occurs during
the execution phase of the instruction that sets the IDLE bit, the CPU may not wake from idle mode when
a future interrupt occurs. Therefore, instructions that set the IDLE bit should be followed by an instruction
that has two or more opcode bytes, for example:
// in ‘C’:
PCON |= 0x01;
PCON = PCON;
; in assembly:
ORL PCON, #01h
MOV PCON, PCON
// set IDLE bit
// ... followed by a 3-cycle dummy instruction
; set IDLE bit
; ... followed by a 3-cycle dummy instruction
If enabled, the watchdog timer (WDT) will eventually cause an internal watchdog reset and thereby termi-
nate the idle mode. This feature protects the system from an unintended permanent shutdown in the event
of an inadvertent write to the PCON register. If this behavior is not desired, the WDT may be disabled by
software prior to entering the idle mode if the WDT was initially configured to allow this operation. This pro-
vides the opportunity for additional power savings, allowing the system to remain in the idle mode indefi-
nitely, waiting for an external stimulus to wake up the system. Refer to Section “19.6. PCA Watchdog Timer
Rev 1.1
97
相关PDF资料 |
PDF描述 |
|---|---|
| C8051T630DB20 | BOARD SOCKET DAUGHTER 20-QFN |
| CAN-100 | BOARD EVAL RS232 100QFP |
| CANADAPT28 | KIT ADAPTER CANDEMOBOARD 28PLCC |
| CAT24AA01WI-GT3 | IC EEPROM SERIAL 1KB I2C 8SOIC |
| CAT24AA02WI-G | IC EEPROM SERIAL 2KB I2C 8SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| C8051T610DB28 | 功能描述:子卡和OEM板 C8051T610 Family Socket Daughtr Board RoHS:否 制造商:BeagleBoard by CircuitCo 产品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit |
| C8051T610DB32 | 功能描述:子卡和OEM板 C8051T610 Family Socket Daughtr Board RoHS:否 制造商:BeagleBoard by CircuitCo 产品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit |
| C8051T610DK | 功能描述:开发板和工具包 - 8051 C8051T610 Series Development Kit RoHS:否 制造商:Silicon Labs 产品:Development Kits 工具用于评估:C8051F960, Si7005 核心: 接口类型:USB 工作电源电压: |
| C8051T610-GQ | 功能描述:8位微控制器 -MCU 16KB 10ADC 32Pin MCU RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| C8051T610-GQR | 功能描述:8位微控制器 -MCU 16KB 10ADC 32Pin MCU RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。