- 您现在的位置：买卖IC网 > PDF目录16067 > COREPCIF-OM (Microsemi SoC)IP MODULE COREPCIF PDF资料下载
参数资料
| 型号： | COREPCIF-OM |
| 厂商： | Microsemi SoC |
| 文件页数： | 145/156页 |
| 文件大小： | 0K |
| 描述： | IP MODULE COREPCIF |
| 标准包装： | 1 |
| 系列： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页当前第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页
Verilog User Testbench Procedures
F
Following is a list of the supported tasks in the Verilog user testbench. Actel recommends that you examine the
testbench.v file to understand how to use these tasks.
// PCI configuration cycles
config_write (SLOT,CADDRESS,COUNT);
config_read (SLOT,CADDRESS,COUNT);
// PCI memory cycles
memory_write (ADDRESS,COUNT,PCI64);
memory_read (ADDRESS,COUNT,PCI64);
compare_data (ERRCOUNT,COUNT);
// Writes and reads to and from the core backend interface
be_write (BADDRESS,WDATA, BYTEEN);
be_read (BADDRESS,RDATA);
The parameters to the above tasks are described in Table F-1 and Table F-2 on page 145 . Data for the PCI
configuration and PCI memory read and write cycles is passed in the pciwdata and pcirdata global arrays rather than
through the task parameters.
Table F-1 · Global Descriptions
Globals
pciwdata
pcirdata
Type
reg [31:0] [0:31]
reg [31:0] [0:31]
Description
This is an array in which the user sets up the data that will be written before calling the memory_write or
config_write tasks. For 64-bit operations, the lower DWORD is specified in the odd addresses and the
upper DWORD in the even addresses.
This is an array by which the memory_read and config_read functions return data. For 64-bit operations,
the lower DWORD is specified in the odd addresses and the upper DWORD in the even addresses.
Table F-2 · Parameter Descriptions
Parameters
SLOT
CADDRESS
COUNT
ADDRESS
PCI64
ERRCOUNT
Type
reg [2:0]
reg [7:0]
reg [7:0]
reg [31:0]
reg
inout reg [31:0]
Description
PCI slot number to use for configuration cycles. When 0, will set the eight upper address bits to
01h. When 1, will set the eight upper address bits to 02h, etc. The testbench connects address bit 25
to the core IDSEL input; therefore, the slot number should be set to 1.
Configuration space address
Number of DWORDs to be written, read, or compared. If 64-bit operation is enabled, this must be
an even number. The maximum count is thirty-two 32-bit transfers or sixteen 64-bit transfers.
Memory space address
When 1, the testbench will request a 64-bit transfer.
The compare routine will increment this value if it detects any errors. At the end of a test sequence,
it can indicate the total number of errors.
v4.0
145
相关PDF资料 |
PDF描述 |
|---|---|
| 175101-R2-03.00 | CABLE .141 N TYPE PLUG-PLUG 3" |
| M3CFK-4018J | IDC CABLE - MKC40K/MC40G/MCF40K |
| M3CGK-4018J | IDC CABLE - MKC40K/MC40G/MCS40K |
| M3CEK-4018J | IDC CABLE - MKC40K/MC40G/MCE40K |
| M3AFK-4018J | IDC CABLE - MSC40K/MC40G/MCF40K |
相关代理商/技术参数 |
参数描述 |
|---|---|
| COREPCIF-OMFL | 功能描述:IP MODULE 制造商:microsemi corporation 系列:- 零件状态:在售 类型:许可证 应用:- 版本:- 许可长度:- 许可 - 用户明细:- 操作系统:- 配套使用产品/相关产品:Microsemi 器件 媒体分发类型:- 标准包装:1 |
| COREPCIF-RM | 功能描述:IP MODULE COREPCIF RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| COREPCIF-RMFL | 功能描述:IP MODULE 制造商:microsemi corporation 系列:- 零件状态:在售 类型:许可证 应用:- 版本:- 许可长度:- 许可 - 用户明细:- 操作系统:- 配套使用产品/相关产品:Microsemi 器件 媒体分发类型:- 标准包装:1 |
| COREPCIF-UR | 功能描述:HW/SW/OTHER 制造商:microsemi corporation 系列:* 零件状态:在售 标准包装:1 |
| COREPCI-SN | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:CorePCI v5.41 |
发布紧急采购，3分钟左右您将得到回复。