- 您现在的位置：买卖IC网 > PDF目录16067 > COREPCIF-OM (Microsemi SoC)IP MODULE COREPCIF PDF资料下载
参数资料
| 型号： | COREPCIF-OM |
| 厂商： | Microsemi SoC |
| 文件页数： | 44/156页 |
| 文件大小： | 0K |
| 描述： | IP MODULE COREPCIF |
| 标准包装： | 1 |
| 系列： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页当前第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页
Table 5-1 · PCI Bus Interface Signals (Continued)
Name
Type
Used
On
Description
Active low output from the Target indicating that it is capable of transferring data on the full
ACK64N
Bidirectional (STS)
64
64-bit PCI bus. This signal is driven in response to the REQ64N signal and has the same
timing as DEVSELN. This signal is not required in 32-bit PCI systems.
Active high signal indicating that the core supports 66 MHz operation. This output will be
driven LOW if the MHZ_66 parameter is NOT set. When it is set, the output is tristated.
M66EN
Bidirectional (OD)
All
If hot-swap is enabled, this is also used as an input to verify the PCI clock frequency during
hot-swap insertion cycles. The M66EN PCI signal pin should be pulled up with a 5 k Ω
resistor.
Note:
Active low signals are designated with a trailing uppercase N .
Backend System-Level Signals
CorePCIF buffers the PCI clock and reset internally onto global networks. The outputs shown in Table 5-2 allow these
global networks to be used for additional user backend logic.
Table 5-2 · System-Level Signals
Name
Type
Width
Description
Clock output. The core uses an internal clock buffer. This is the buffered version of the clock
CLK_OUT
Output
1
and should be used for clocking any other logic in the FPGA that is clocked by the PCI clock
(see “Clocking” on page 127 ).
When the GENERATE_PCICLK parameter is set, this input is used to drive the PCI clock
CLK_IN
Input
1
output, and also clocks the internal core logic. CLK_OUT should be used to clock additional
logic inside the FPGA (see “Clocking” on page 127 ).
Reset output. This is a buffered version of the PCI reset. If USE_GLOBAL_RESET = 1, a
global buffer drives the internal reset network in the core as well as this reset output. If
RST_OUTN
Output
1
USE_GLOBAL_RESET = 0, a buffer tree is created and a reset output from the tree is fed to
the reset output. RST_OUTN should be used for resetting any other logic in the FPGA.
If the hot-swap function is enabled, this reset will also be asserted during a hot-swap insertion
or extraction cycle per the Hot-Swap Specification.
FRAMEN_OUT
IRDYN_OUT
Output
Output
1
1
Buffered version of the PCI FRAMEN signal intended for connection to a PCI arbiter. Care
must be exercised when using this output to avoid causing PCI setup timing issues.
Buffered version of the PCI IRDYN signal intended for connection to a PCI arbiter. Care must
be exercised when using this output to avoid causing PCI setup timing issues.
Buffered version of the PCI SERRN signal. Allows the backend logic to know whether
SERRN_OUT
Output
1
SERRN has been asserted. Care must be exercised when using this output to avoid causing PCI
setup timing issues.
CFG_STATUS
44
Output
16
Provides the current value of the PCI configuration status register ( Table 7-7 on page 109 ).
v4.0
相关PDF资料 |
PDF描述 |
|---|---|
| 175101-R2-03.00 | CABLE .141 N TYPE PLUG-PLUG 3" |
| M3CFK-4018J | IDC CABLE - MKC40K/MC40G/MCF40K |
| M3CGK-4018J | IDC CABLE - MKC40K/MC40G/MCS40K |
| M3CEK-4018J | IDC CABLE - MKC40K/MC40G/MCE40K |
| M3AFK-4018J | IDC CABLE - MSC40K/MC40G/MCF40K |
相关代理商/技术参数 |
参数描述 |
|---|---|
| COREPCIF-OMFL | 功能描述:IP MODULE 制造商:microsemi corporation 系列:- 零件状态:在售 类型:许可证 应用:- 版本:- 许可长度:- 许可 - 用户明细:- 操作系统:- 配套使用产品/相关产品:Microsemi 器件 媒体分发类型:- 标准包装:1 |
| COREPCIF-RM | 功能描述:IP MODULE COREPCIF RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| COREPCIF-RMFL | 功能描述:IP MODULE 制造商:microsemi corporation 系列:- 零件状态:在售 类型:许可证 应用:- 版本:- 许可长度:- 许可 - 用户明细:- 操作系统:- 配套使用产品/相关产品:Microsemi 器件 媒体分发类型:- 标准包装:1 |
| COREPCIF-UR | 功能描述:HW/SW/OTHER 制造商:microsemi corporation 系列:* 零件状态:在售 标准包装:1 |
| COREPCI-SN | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:CorePCI v5.41 |
发布紧急采购，3分钟左右您将得到回复。