- 您现在的位置：买卖IC网 > PDF目录380066 > CS4218-KL (CRYSTAL SEMICONDUCTOR CORP) 16-Bit Stereo Audio Codec PDF资料下载
参数资料
| 型号： | CS4218-KL |
| 厂商： | CRYSTAL SEMICONDUCTOR CORP |
| 元件分类： | 消费家电 |
| 英文描述： | 16-Bit Stereo Audio Codec |
| 中文描述： | SPECIALTY CONSUMER CIRCUIT, PQCC44 |
| 封装： | PLASTIC, LCC-44 |
| 文件页数： | 5/44页 |
| 文件大小： | 586K |
| 代理商： | CS4218-KL |
第1页第2页第3页第4页当前第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页
SWITCHING CHARACTERISTICS
(T
A
= 25
°
C; VA, VD = +5V, outputs loaded with 30 pF; Input
Levels: Logic 0 = 0V, Logic 1 = VD)
Parameter
Symbol
Min
Typ
Max
Units
Input clock (CLKIN) frequency
SM3 Multiplier Mode
CLKIN
CLKIN
64
768
12.288
800
12.8
KHz
MHz
SM3 Master and Slave Modes, SM4, SM5
1.024
CLKIN low time
tckl
tckh
Fs
15
-
-
ns
CLKIN high time
15
-
-
ns
Sample Rate
(Note 1)
4
-
50
kHz
DI pins setup time to SCLK edge
(Note 1)
ts2
th2
tpd2
10
-
-
ns
DI pins hold time from SCLK edge
(Note 1)
8
-
-
ns
DO pins delay from SCLK edge
-
-
30
ns
SCLK and SSYNC output
delay from CLKIN rising
All master Modes (Note 1)
tpd3
-
-
50
ns
SCLK period
All master Modes (Notes 1,7)
tsckw
-
1/(Fs*bpf)
-
-
-
s
Slave Mode
Slave Mode
75
ns
SCLK high time
tsckh
tsckl
ts1
th1
tpd1
thz
tnz
30
-
-
ns
SCLK low time
Slave Mode
30
-
-
ns
SDIN, SSYNC setup time to SCLK edge
Slave Mode
15
-
-
ns
SDIN, SSYNC hold time from SCLK edge
Slave Mode
10
-
-
ns
SDOUT delay from SCLK edge
-
-
28
ns
Output to Hi-Z state
bit 64 (Note 1)
-
-
12
ns
Output to non-Hi-Z
bit 1 (Note 1)
15
-
-
ns
RESET pulse width low
500
-
-
ns
CCS low to CCLK rising
SM4 (Note 1)
tcslcc
tdiscc
tccdih
tcclhh
tcclhl
tcclkw
tccdov
tccdot
tcccsh
trph
25
-
-
ns
CDIN setup to CCLK falling
SM4 (Note 1)
15
-
-
ns
CCLK low to CDIN invalid (hold time)
SM4 (Note 1)
10
-
-
ns
CCLK high time
SM4 (Note 1)
25
-
-
ns
CCLK low time
SM4 (Note 1)
25
-
-
ns
CCLK Period
SM4 (Note 1)
75
-
-
ns
CCLK rising to CDOUT data valid
SM4 (Note 1)
-
-
30
ns
CCLK rising to CDOUT Hi-Z
SM4 (Note 1)
-
-
30
ns
CCLK falling to CCS high
SM4 (Note 1)
0
-
-
ns
RESET low time prior to PDN rising
100
-
-
ns
RESET low hold time after PDN rising
trhold
50
-
-
ms
Notes:
7. When the CS4218 is in master modes (SSYNC and SCLK outputs), the SCLK duty cycle is 50%.
The equation is based on the selected sample frequency (Fs) and the number of bits per frame (bpf).
CS4218
DS135F1
5
相关PDF资料 |
PDF描述 |
|---|---|
| CS4218-KQ | 16-Bit Stereo Audio Codec |
| CS4218 | 16-Bit Stereo Audio Codec |
| CS4220 | 24-Bit Stereo Audio Codec with 3V Interface |
| CS4220-KS | IC EEPROM SRL 512X8BIT 8DIP |
| CS4221 | 24-Bit Stereo Audio Codec with 3V Interface |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CS4218-KQ | 制造商:CIRRUS 制造商全称:Cirrus Logic 功能描述:16-Bit Stereo Audio Codec |
| CS4220 | 制造商:CIRRUS 制造商全称:Cirrus Logic 功能描述:24-Bit Stereo Audio Codec with 3V Interface |
| CS4220-KS | 制造商:CIRRUS 制造商全称:Cirrus Logic 功能描述:24-Bit Stereo Audio Codec with 3V Interface |
| CS4220-KSR | 制造商:Rochester Electronics LLC 功能描述: 制造商:Cirrus Logic 功能描述: |
| CS4220-KSZ | 功能描述:接口—CODEC IC 24Bit Str Audio CODEC 3V Intrfc RoHS:否 制造商:Texas Instruments 类型: 分辨率: 转换速率:48 kSPs 接口类型:I2C ADC 数量:2 DAC 数量:4 工作电源电压:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:DSBGA-81 封装:Reel |
发布紧急采购，3分钟左右您将得到回复。