参数资料
型号: DSP56321VF200
厂商: Freescale Semiconductor
文件页数: 36/84页
文件大小: 0K
描述: IC DSP 24BIT 200MHZ 196-BGA
标准包装: 126
系列: DSP56K/Symphony
类型: 定点
接口: 主机接口,SSI,SCI
时钟速率: 200MHz
非易失内存: ROM(576 B)
芯片上RAM: 576kB
电压 - 输入/输出: 3.30V
电压 - 核心: 1.60V
工作温度: -40°C ~ 100°C
安装类型: 表面贴装
封装/外壳: 196-FBGA
供应商设备封装: 196-MAPBGA(15x15)
包装: 托盘
AC Electrical Characteristics
DSP56321 Technical Data, Rev. 11
Freescale Semiconductor
2-21
2.4.7
SCI Timing
Table 2-11.
SCI Timings
No.
Characteristics1
Symbol
Expression
200 MHz
220 MHz
240 MHz
275 MHz
Uni
t
Min
Max
Min
Max
Min
Max
Min
Max
400
Synchronous clock cycle
tSCC
2
16
× TC
80.0
72.8
66.7
58.0
ns
401
Clock low period
tSCC/2 10.0
30.0
26.4
23.4
19.0
ns
402
Clock high period
tSCC/2 10.0
30.0
26.4
23.4
19.0
ns
403
Output data setup to
clock falling edge
(internal clock)
tSCC/4 + 0.5 × TC 17.0
5.5
3.5
1.76
–0.68
ns
404
Output data hold after
clock rising edge (internal
clock)
tSCC/4 1.5 × TC
13
11.5
10
9.04
ns
405
Input data setup time
before clock rising edge
(internal clock)
tSCC/4 + 0.5 × TC + 25.0
47.5
45.5
43.8
41.32
ns
406
Input data not valid
before clock rising edge
(internal clock)
tSCC/4 + 0.5 × TC 5.5
17.0
15.0
13.8
10.81
ns
407
Clock falling edge to
output data valid (external
clock)
32.0
32.0
32.0
32.0
ns
408
Output data hold after
clock rising edge
(external clock)
TC + 8.0
13.0
12.6
12.2
11.64
ns
409
Input data setup time
before clock rising edge
(external clock)
0.0
0.0
0.0
0.0
ns
410
Input data hold time after
clock rising edge
(external clock)
9.0
9.0
9.0
9.0
ns
411
Asynchronous clock cycle
tACC
3
64
× TC
320.0
291.2
266.9
232.0
ns
412
Clock low period
tACC/2 10.0
150.0
135.6
123.5
106.0
ns
413
Clock high period
tACC/2 10.0
150.0
135.6
123.5
106.0
ns
414
Output data setup to
clock rising edge (internal
clock)
tACC/2 30.0
130.0
115.6
103.5
86.0
ns
415
Output data hold after
clock rising edge (internal
clock)
tACC/2 30.0
130.0
115.6
103.5
86.0
ns
Notes:
1.
VCCQH = 3.3 V ± 0.3 V, VCCQL = 1.6 V ± 0.1 V; TJ = –40°C to +100 °C, CL = 50 pF.
2.
tSCC = synchronous clock cycle time (for internal clock, tSCC is determined by the SCI clock control register and TC).
3.
tACC = asynchronous clock cycle time; value given for 1X Clock mode (for internal clock, tACC is determined by the SCI clock
control register and TC).
4.
In the timing diagrams that follow, the SCLK is drawn using the clock falling edge as a the first reference. Clock polarity is
programmable in the SCI Control Register (SCR). Refer to the
DSP56321 Reference Manual for details.
相关PDF资料
PDF描述
IRS2158DSPBF IC DVR HALF BRIDGE 600V 16-SOIC
IRS2166DSPBF IC PFC/BALLAST/HALF BRDG 16-SOIC
TPSC686M006R0150 CAP TANT 68UF 6.3V 20% 2312
RBM10DRKI CONN EDGECARD 20POS DIP .156 SLD
EP1K30FC256-3 IC ACEX 1K FPGA 30K 256-FBGA
相关代理商/技术参数
参数描述
DSP56321VF200R2 功能描述:数字信号处理器和控制器 - DSP, DSC 321 MAP 200MHZ T&R RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
DSP56321VF220 功能描述:数字信号处理器和控制器 - DSP, DSC 220Mhz/440MMACS 220Mhz EFCOP RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
DSP56321VF240 功能描述:数字信号处理器和控制器 - DSP, DSC 240Mhz/480MMACS 240Mhz EFCOP RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
DSP56321VF275 功能描述:数字信号处理器和控制器 - DSP, DSC 275Mhz/550MMACS 275Mhz EFCOP RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
DSP56321VL200 功能描述:数字信号处理器和控制器 - DSP, DSC 24 BIT DSP PBFREE RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT