参数资料
型号: EPM7256SRI208-10N
厂商: Altera
文件页数: 17/66页
文件大小: 0K
描述: IC MAX 7000 CPLD 256 208-RQFP
产品变化通告: Package Change 30/Jun/2010
标准包装: 24
系列: MAX® 7000
可编程类型: 系统内可编程
最大延迟时间 tpd(1): 10.0ns
电压电源 - 内部: 4.5 V ~ 5.5 V
逻辑元件/逻辑块数目: 16
宏单元数: 256
门数: 5000
输入/输出数: 164
工作温度: -40°C ~ 85°C
安装类型: 表面贴装
封装/外壳: 208-BFQFP 裸露焊盘
供应商设备封装: 208-RQFP(28x28)
包装: 托盘
24
Altera Corporation
MAX 7000 Programmable Logic Device Family Data Sheet
Figure 9 shows the timing requirements for the JTAG signals.
Figure 9. MAX 7000 JTAG Waveforms
Table 12 shows the JTAG timing parameters and values for MAX 7000S
devices.
f For more information, see Application Note 39 (IEEE 1149.1 (JTAG)
Table 12. JTAG Timing Parameters & Values for MAX 7000S Devices
Symbol
Parameter
Min
Max
Unit
tJCP
TCK
clock period
100
ns
tJCH
TCK
clock high time
50
ns
tJCL
TCK
clock low time
50
ns
tJPSU
JTAG port setup time
20
ns
tJPH
JTAG port hold time
45
ns
tJPCO
JTAG port clock to output
25
ns
tJPZX
JTAG port high impedance to valid output
25
ns
tJPXZ
JTAG port valid output to high impedance
25
ns
tJSSU
Capture register setup time
20
ns
tJSH
Capture register hold time
45
ns
tJSCO
Update register clock to output
25
ns
tJSZX
Update register high impedance to valid output
25
ns
tJSXZ
Update register valid output to high impedance
25
ns
TDO
TCK
tJPZX
t
JPCO
tJPH
t JPXZ
tJCP
tJPSU
t JCL
tJCH
TDI
TMS
Signal
to Be
Captured
Signal
to Be
Driven
t
JSZX
tJSSU
tJSH
t
JSCO
tJSXZ
相关PDF资料
PDF描述
EPM7256SRI208-10 IC MAX 7000 CPLD 256 208-RQFP
VI-2WX-CY-F2 CONVERTER MOD DC/DC 5.2V 50W
TAP105M035HSB CAP TANT 1UF 35V 20% RADIAL
ABM30DTAS CONN EDGECARD 60POS R/A .156 SLD
EPM7512AETC144-12N IC MAX 7000 CPLD 512 144-TQFP
相关代理商/技术参数
参数描述
EPM7256WC208-20 制造商:未知厂家 制造商全称:未知厂家 功能描述:UV-Erasable/OTP Complex PLD
EPM7256WC208-25 制造商:未知厂家 制造商全称:未知厂家 功能描述:UV-Erasable/OTP Complex PLD
EPM7384AEFC256-10 制造商:未知厂家 制造商全称:未知厂家 功能描述:Electrically-Erasable Complex PLD
EPM7384AEFC256-12 制造商:未知厂家 制造商全称:未知厂家 功能描述:Electrically-Erasable Complex PLD
EPM7384AEFC256-7 制造商:未知厂家 制造商全称:未知厂家 功能描述:Electrically-Erasable Complex PLD