- 您现在的位置：买卖IC网 > PDF目录17075 > EVAL-AD5064-1EBZ (Analog Devices Inc)BOARD EVALUATION FOR AD5064-1 PDF资料下载
参数资料
| 型号： | EVAL-AD5064-1EBZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 24/28页 |
| 文件大小： | 0K |
| 描述： | BOARD EVALUATION FOR AD5064-1 |
| 产品培训模块： | DAC Architectures |
| 标准包装： | 1 |
| 系列： | nanoDAC™ |
| DAC 的数量： | 4 |
| 位数： | 16 |
| 采样率（每秒）： | 125k |
| 数据接口： | 串行 |
| 设置时间： | 8µs |
| DAC 型： | 电压 |
| 工作温度： | -40°C ~ 125°C |
| 已供物品： | 板 |
| 已用 IC / 零件： | AD5064 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页当前第24页第25页第26页第27页第28页
Data Sheet
AD5024/AD5044/AD5064
Rev. F | Page 5 of 28
TIMING CHARACTERISTICS
All input signals are specified with tR = tF = 1 ns/V (10% to 90% of VDD) and timed from a voltage level of (VIL + VIH)/2. See Figure 4 and
Table 4.
Parameter1
Symbol
Min
Typ
Max
Unit
SCLK Cycle Time
t1
20
ns
SCLK High Time
t2
10
ns
SCLK Low Time
t3
10
ns
SYNC to SCLK Falling Edge Setup Time
t4
17
ns
Data Setup Time
t5
5
ns
Data Hold Time
t6
5
ns
SCLK Falling Edge to SYNC Rising Edge
t7
5
30
ns
Minimum SYNC High Time (Single Channel Update)
t8
3
s
Minimum SYNC High Time (All Channel Update)
t8
8
s
SYNC Rising Edge to SCLK Fall Ignore
t9
17
ns
LDAC Pulse Width Low
t10
20
ns
SCLK Falling Edge to LDAC Rising Edge
t11
20
ns
CLR Minimum Pulse Width Low
t12
10
ns
SCLK Falling Edge to LDAC Falling Edge
t13
10
ns
CLR Pulse Activation Time
t14
10.6
s
SCLK Rising Edge to SDO Valid
22
ns
SCLK Falling Edge to SYNC Rising Edge
t162
5
ns
SYNC Rising Edge to SCLK Rising Edge
t172
8
ns
SYNC Rising Edge to LDAC/CLR Falling Edge (Single Channel Update)
t182
2
s
SYNC Rising Edge to LDAC/CLR Falling Edge (All Channel Update)
t182
8
s
Power-up Time4
4.5
s
1
Maximum SCLK frequency is 50 MHz at VDD = 4.5 V to 5.5 V. Guaranteed by design and characterization; not production tested.
2
Daisy-chain mode only.
3
Measured with the load circuit of Figure 3. t15 determines the maximum SCLK frequency in daisy-chain mode. AD5064-1 only.
4
Time to exit power-down mode to normal mode of AD5024/AD5044/AD5064/AD5064-1, 32nd clock edge to 90% of DAC midscale value, with output unloaded.
Circuit and Timing Diagrams
2mA
IOL
2mA
IOH
TO OUTPUT
PIN
CL
50pF
06803-
002
2
VOH (MIN) + VOL (MAX)
Figure 3. Load Circuit for Digital Output (SDO) Timing Specifications
相关PDF资料 |
PDF描述 |
|---|---|
| 0210490846 | CABLE JUMPER 1.25MM .203M 15POS |
| AP2152ASG-13 | IC PWR SW USB 2CH 0.5A 8-SOIC |
| EVAL-AD5360EBZ | BOARD EVAL FOR AD5360 |
| V375C2E50B | CONVERTER MOD DC/DC 2V 50W |
| EVAL-AD5391EBZ | BOARD EVALUATION FOR AD5391 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EVAL-AD5064EBZ | 功能描述:BOARD EVAL FOR AD5064 RoHS:是 类别:编程器，开发系统 >> 评估板 - 数模转换器 (DAC) 系列:nanoDAC™ 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:1 系列:- DAC 的数量:4 位数:12 采样率（每秒）:- 数据接口:串行，SPI? 设置时间:3µs DAC 型:电流/电压 工作温度:-40°C ~ 85°C 已供物品:板 已用 IC / 零件:MAX5581 |
| EVAL-AD5065EBZ | 制造商:AD 制造商全称:Analog Devices 功能描述:Fully Accurate 12-/14-/16-Bit VOUT DAC SPI Interface 2.7 V to 5.5 V in a TSSOP |
| EVAL-AD5066EBZ | 制造商:AD 制造商全称:Analog Devices 功能描述:Fully Accurate 16-Bit UnBuffered VOUT DAC SPI Interface 2.7 V to 5.5 V in a TSSOP |
| EVAL-AD5100EBZ | 功能描述:BOARD EVAL FOR AD5100 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 标准包装:1 系列:- 主要目的:电信，线路接口单元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要属性:T1/J1/E1 LIU 次要属性:- 已供物品:板，电源，线缆，CD 其它名称:82EBV2081 |
| EVAL-AD5110SDZ | 功能描述:BOARD EVAL FOR AD5110 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 标准包装:1 系列:- 主要目的:电信，线路接口单元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要属性:T1/J1/E1 LIU 次要属性:- 已供物品:板，电源，线缆，CD 其它名称:82EBV2081 |
发布紧急采购，3分钟左右您将得到回复。