参数资料
| 型号： | EX64-PTQ100I |
| 厂商： | Microsemi SoC |
| 文件页数： | 47/48页 |
| 文件大小： | 0K |
| 描述： | IC FPGA ANTIFUSE 3K 100-TQFP |
| 标准包装： | 90 |
| 系列： | EX |
| 逻辑元件/单元数： | 128 |
| 输入/输出数： | 56 |
| 门数： | 3000 |
| 电源电压： | 2.3 V ~ 2.7 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 100-LQFP |
| 供应商设备封装： | 100-TQFP（14x14） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页当前第47页第48页
eX FPGA Architecture and Characteristics
1-4
Revision 10
Table 1-1 describes the possible connections of the routed clock networks, CLKA and CLKB.
Unused clock pins must not be left floating and must be tied to HIGH or LOW.
Figure 1-5 eX HCLK Clock Pad
Figure 1-6 eX Routed Clock Buffer
Table 1-1 Connections of Routed Clock Networks, CLKA and CLKB
Module
Pins
C-Cell
A0, A1, B0 and B1
R-Cell
CLKA, CLKB, S0, S1, PSET, and CLR
I/O-Cell
EN
Constant Load
Clock Network
HCLKBUF
Clock Network
From Internal Logic
CLKBUF
CLKBUFI
CLKINT
CLKINTI
相关PDF资料 |
PDF描述 |
|---|---|
| EX64-PTQG100I | IC FPGA ANTIFUSE 3K 100-TQFP |
| EP4CE10E22C9L | IC CYCLONE IV FPGA 10K 144EQFP |
| EP4CE10E22C8 | IC CYCLONE IV FPGA 10K 144EQFP |
| BR25S128FVT-WE2 | IC EEPROM SPI 128KB 20MHZ 8TSSOP |
| AGL060V2-QNG132I | IC FPGA 1KB FLASH 60K 132-QFN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EX64-PTQ100PP | 制造商:未知厂家 制造商全称:未知厂家 功能描述:eX Family FPGAs |
| EX64-PTQ128 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:eX Family FPGAs |
| EX64-PTQ128I | 制造商:未知厂家 制造商全称:未知厂家 功能描述:eX Family FPGAs |
| EX64-PTQ128PP | 制造商:未知厂家 制造商全称:未知厂家 功能描述:eX Family FPGAs |
| EX64-PTQ180 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:eX Family FPGAs |
发布紧急采购，3分钟左右您将得到回复。