- 您现在的位置：买卖IC网 > Datasheet目录329 > IDT70V05L55G (IDT, Integrated Device Technology Inc)IC SRAM 64KBIT 55NS 68PGA Datasheet资料下载
参数资料
| 型号： | IDT70V05L55G |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 11/22页 |
| 文件大小： | 0K |
| 描述： | IC SRAM 64KBIT 55NS 68PGA |
| 标准包装： | 3 |
| 格式 - 存储器： | RAM |
| 存储器类型： | SRAM - 双端口，异步 |
| 存储容量： | 64K (8K x 8) |
| 速度： | 55ns |
| 接口： | 并联 |
| 电源电压： | 3 V ~ 3.6 V |
| 工作温度： | 0°C ~ 70°C |
| 封装/外壳： | 68-BPGA |
| 供应商设备封装： | 68-PGA（29.46x29.46） |
| 包装： | 托盘 |
| 其它名称： | 70V05L55G |
IDT70V05S/L
High-Speed 3.3V 8K x 8 Dual-Port Static RAM
Industrial and Commercial Temperature Ranges
Timing Waveform of Write Cycle No. 1, R/ W Controlled Timing (1,3,5,8)
t WC
ADDRESS
OE
t AW
t HZ
(7)
CE
or SEM
(9)
t WR
t AS (6)
t WP
(2)
(3)
R/ W
t WZ (7)
t OW
DATA OUT
(4)
t DW
t DH
(4)
DATA IN
2941 drw 08
Timing Waveform of Write Cycle No. 2, CE Controlled Timing (1,3,5,8)
t WC
ADDRESS
t AW
CE or SEM
(9)
t AS
(6)
t EW
(2)
t WR (3)
R/ W
t DW
t DH
DATA IN
2941 drw 09
NOTES:
1. R/ W or CE must be HIGH during all address transitions.
2. A write occurs during the overlap (t EW or t WP ) of a LOW CE and a LOW R/ W for memory array writing cycle.
3. t WR is measured from the earlier of CE or R/ W (or SEM or R/ W ) going HIGH to the end of write cycle.
4. During this period, the I/O pins are in the output state and input signals must not be applied.
5. If the CE or SEM LOW transition occurs simultaneously with or after the R/ W LOW transition, the outputs remain in the High-impedance state.
6. Timing depends on which enable signal is asserted last, CE , or R/ W .
7. Timing depends on which enable signal is de-asserted first, CE , or R/ W .
8. If OE is LOW during R/ W controlled write cycle, the write pulse width must be the larger of t WP or (t WZ + t DW ) to allow the I/O drivers to turn off and data to be placed on the
bus for the required t DW . If OE is HIGH during an R/ W controlled write cycle, this requirement does not apply and the write pulse can be as short as the specified t WP .
9. To access RAM, CE = V IL and SEM = V IH . To access Semaphore, CE = V IH and SEM = V IL . t EW must be met for either condition.
11
6.42
相关PDF资料 |
PDF描述 |
|---|---|
| IDT70V06L55G | IC SRAM 128KBIT 55NS 68PGA |
| IDT70V07L35G | IC SRAM 256KBIT 35NS 68PGA |
| IDT70V08S15PF | IC SRAM 512KBIT 15NS 100TQFP |
| IDT70V09L20PFI | IC SRAM 1MBIT 20NS 100TQFP |
| IDT70V18L20PFI | IC SRAM 576KBIT 20NS 100TQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IDT70V05L55J | 功能描述:IC SRAM 64KBIT 55NS 68PLCC RoHS:否 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:45 系列:- 格式 - 存储器:RAM 存储器类型:SRAM - 双端口，异步 存储容量:128K（8K x 16） 速度:15ns 接口:并联 电源电压:3 V ~ 3.6 V 工作温度:0°C ~ 70°C 封装/外壳:100-LQFP 供应商设备封装:100-TQFP（14x14） 包装:托盘 其它名称:70V25S15PF |
| IDT70V05L55J8 | 功能描述:IC SRAM 64KBIT 55NS 68PLCC RoHS:否 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:72 系列:- 格式 - 存储器:RAM 存储器类型:SRAM - 同步 存储容量:9M（256K x 36） 速度:75ns 接口:并联 电源电压:3.135 V ~ 3.465 V 工作温度:-40°C ~ 85°C 封装/外壳:100-LQFP 供应商设备封装:100-TQFP（14x14） 包装:托盘 其它名称:71V67703S75PFGI |
| IDT70V05L55PF | 功能描述:IC SRAM 64KBIT 55NS 64TQFP RoHS:否 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:45 系列:- 格式 - 存储器:RAM 存储器类型:SRAM - 双端口，异步 存储容量:128K（8K x 16） 速度:15ns 接口:并联 电源电压:3 V ~ 3.6 V 工作温度:0°C ~ 70°C 封装/外壳:100-LQFP 供应商设备封装:100-TQFP（14x14） 包装:托盘 其它名称:70V25S15PF |
| IDT70V05L55PF8 | 功能描述:IC SRAM 64KBIT 55NS 64TQFP RoHS:否 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:72 系列:- 格式 - 存储器:RAM 存储器类型:SRAM - 同步 存储容量:9M（256K x 36） 速度:75ns 接口:并联 电源电压:3.135 V ~ 3.465 V 工作温度:-40°C ~ 85°C 封装/外壳:100-LQFP 供应商设备封装:100-TQFP（14x14） 包装:托盘 其它名称:71V67703S75PFGI |
| IDT70V05S15J | 功能描述:IC SRAM 64KBIT 15NS 68PLCC RoHS:否 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:45 系列:- 格式 - 存储器:RAM 存储器类型:SRAM - 双端口，异步 存储容量:128K（8K x 16） 速度:15ns 接口:并联 电源电压:3 V ~ 3.6 V 工作温度:0°C ~ 70°C 封装/外壳:100-LQFP 供应商设备封装:100-TQFP（14x14） 包装:托盘 其它名称:70V25S15PF |
发布紧急采购，3分钟左右您将得到回复。