- 您现在的位置：买卖IC网 > PDF目录16077 > IPR-SDI (Altera)IP VIDEO INTERFACE - SDI RENEW PDF资料下载
参数资料
| 型号： | IPR-SDI |
| 厂商： | Altera |
| 文件页数： | 45/140页 |
| 文件大小： | 0K |
| 描述： | IP VIDEO INTERFACE - SDI RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | 视频系统用串行数字接口 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页当前第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页
Chapter 3: Functional Description
3–15
Block Description
Receiver Clocks
The transceiver requires a receiver reference clock, rx_serial_refclk . This clock
trains the receiver PLL in the transceiver.
For HD-SDI operation, the clock must be nominally 1/20 th of the serial data rate. The
clock do not have to operate at the data rate, because it is only used for the training of
the receiver PLL.
For SD-SDI operation, the clock must be nominally 1/4 th of the serial data rate (for
example, 67.5 MHz). The clock do not have to be frequency-locked to the data.
For dual standard operation, the receiver reference clock must be 67.5 MHz, which
allows the transceiver to sample the data for SD-SDI at the correct frequency. For
HD-SDI, the receiver PLL trains with the 67.5-MHz reference, and then tracks to the
actual incoming data rate.
All receiver interfaces can share a common receiver reference clock.
devices.
Table 3–6. Receiver Clock Frequency—Stratix GX Devices
SD-SDI
Video Standard (1)
Clock Frequency (MHz)
67.5
HD-SDI (including dual link)
Dual standard
(1) Stratix GX devices do not support 3G-SDI and triple standard modes.
(2) The rx_serial_refclk signal must be externally multiplexed.
74.175/74.25
67.5
February 2013
Altera Corporation
Serial Digital Interface (SDI) MegaCore Function
User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| 35ZLJ330M8X20 | CAP ALUM 330UF 35V 20% RADIAL |
| IPR-ASI | IP VIDEO INTERFACE - ASI RENEW |
| HSC07DRAI | CONN EDGECARD 14POS R/A .100 SLD |
| GEC49DRYN | CONN EDGECARD 98POS DIP .100 SLD |
| IPR-SDRAM/DDR | IP DDR SDRAM CONTROLLER RENEW |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPR-SDI-II | 功能描述:开发软件 SDI II Video MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-SDRAM/DDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-SDRAM/DDR2 | 功能描述:开发软件 DDR2 SDRAM Control MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-SDRAM/DDR3 | 功能描述:开发软件 DDR3 SDRAM Control MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-SDRAM/HPDDR | 功能描述:开发软件 DDR SDRAM Control MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。