- 您现在的位置：买卖IC网 > PDF目录377557 > IS61DDB41M36-250M3 (INTEGRATED SILICON SOLUTION INC) 36 Mb (1M x 36 & 2M x 18) DDR-II (Burst of 4) CIO Synchronous SRAMs PDF资料下载
参数资料
| 型号： | IS61DDB41M36-250M3 |
| 厂商： | INTEGRATED SILICON SOLUTION INC |
| 元件分类： | DRAM |
| 英文描述： | 36 Mb (1M x 36 & 2M x 18) DDR-II (Burst of 4) CIO Synchronous SRAMs |
| 中文描述： | 1M X 36 DDR SRAM, 0.35 ns, PBGA165 |
| 封装： | 15 X 17 MM, 1 MM PITCH, PLASTIC, FBGA-165 |
| 文件页数： | 16/26页 |
| 文件大小： | 460K |
| 代理商： | IS61DDB41M36-250M3 |
16
Integrated Silicon Solution, Inc. — 1-800-379-4774
Rev. B
07/09/04
ISSI
36 Mb (1M x 36 & 2M x 18)
DDR-II (Burst of 4) CIO Synchronous SRAMs
AC Characteristics
(T
A
= 0 to +
70
o
C, V
DD
= 1.8V -5%, +5%)
Parameter
Symbol
30
(333MHz)
Units
Notes
Min
Max
Clock
Cycle time (K, K, C, C)
t
KHKH
3.0
3.6
ns
Clock phase jitter (K, K, C, C)
t
KC-VAR
0.12
ns
Clock high pulse (K, K, C, C)
t
KHKL
1.2
ns
Clock low pulse (K, K, C, C)
t
KLKH
1.2
ns
Clock to clock (K
H
>K
H
, C
H
>C
H
)
t
KHKH
1.3
ns
Clock to data clock (K
H
>C
H
, K
H
>C
H
)
t
KHCH
0.0
1.3
ns
DLL lock (K, C)
t
KC-
lock
1024
cycle
K static to DLL reset
t
KC-
reset
30
cycle
Output Times
C, C high to output valid
t
CHQV
0.27
ns
1, 3
C, C high to output hold
t
CHQX
-0.27
ns
1, 3
C, C high to echo clock valid
t
CHCQV
0.25
ns
3
C, C high to echo clock hold
t
CHCQX
-0.25
ns
3
CQ, CQ high to output valid
t
CQHQV
0.27
ns
1, 3
CQ, CQ high to output hold
t
CQHQX
-0.27
ns
1, 3
C high to output high-Z
t
CHQZ
0.27
ns
1, 3
C high to output low-Z
t
CHQX1
-0.27
ns
1, 3
Setup Times
Address valid to K, K rising edge
t
AVKH
0.33
—
ns
2
Control inputs valid to K rising edge
t
IVKH
0.33
—
ns
2
Data-in valid to K, K rising edge
t
DVKH
0.30
—
ns
2
Hold Times
K rising edge to address hold
t
KHAX
0.33
—
ns
2
K rising edge to control inputs hold
t
KHIX
0.33
—
ns
2
K, K rising edge to data-in hold
t
KHDX
0.30
—
ns
2
1. See
AC Test Loading
on page
15
.
2. During normal operation, V
IH
, V
IL
, T
RISE
, and T
FALL
of inputs must be within 20% of V
IH
, V
IL
, T
RISE
, and T
FALL
of clock.
3. If C, C are tied high, then K,
K
become the references for C,
C
timing parameters.
相关PDF资料 |
PDF描述 |
|---|---|
| IS61DDB42M18 | 36 Mb (1M x 36 & 2M x 18) DDR-II (Burst of 4) CIO Synchronous SRAMs |
| IS61DDB42M18-250M3 | 36 Mb (1M x 36 & 2M x 18) DDR-II (Burst of 4) CIO Synchronous SRAMs |
| IS61LF12832A | 128K x 32, 128K x 36, 256K x 18 4 Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM |
| IS61LF12832A-6.5B2 | 128K x 32, 128K x 36, 256K x 18 4 Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM |
| IS61LF12832A-6.5B2I | 128K x 32, 128K x 36, 256K x 18 4 Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IS61DDB41M36A-300M3LI | 功能描述:静态随机存取存储器 36Mb 1Mx36 165ball DDR II Sync 静态随机存取存储器 RoHS:否 制造商:Cypress Semiconductor 存储容量:16 Mbit 组织:1 M x 16 访问时间:55 ns 电源电压-最大:3.6 V 电源电压-最小:2.2 V 最大工作电流:22 uA 最大工作温度:+ 85 C 最小工作温度:- 40 C 安装风格:SMD/SMT 封装 / 箱体:TSOP-48 封装:Tray |
| IS61DDB42M18 | 制造商:ISSI 制造商全称:Integrated Silicon Solution, Inc 功能描述:36 Mb (1M x 36 & 2M x 18) DDR-II (Burst of 4) CIO Synchronous SRAMs |
| IS61DDB42M18-250M3 | 功能描述:静态随机存取存储器 36Mb 2Mbx18 DDR II Sync 静态随机存取存储器 RoHS:否 制造商:Cypress Semiconductor 存储容量:16 Mbit 组织:1 M x 16 访问时间:55 ns 电源电压-最大:3.6 V 电源电压-最小:2.2 V 最大工作电流:22 uA 最大工作温度:+ 85 C 最小工作温度:- 40 C 安装风格:SMD/SMT 封装 / 箱体:TSOP-48 封装:Tray |
| IS61DDB42M18-250M3L | 功能描述:静态随机存取存储器 36M (2Mx18) 250ns DDR II Sync 静态随机存取存储器 RoHS:否 制造商:Cypress Semiconductor 存储容量:16 Mbit 组织:1 M x 16 访问时间:55 ns 电源电压-最大:3.6 V 电源电压-最小:2.2 V 最大工作电流:22 uA 最大工作温度:+ 85 C 最小工作温度:- 40 C 安装风格:SMD/SMT 封装 / 箱体:TSOP-48 封装:Tray |
| IS61DDB42M18A-250M3L | 功能描述:静态随机存取存储器 36Mb 2Mx18 165ball DDR II Sync 静态随机存取存储器 RoHS:否 制造商:Cypress Semiconductor 存储容量:16 Mbit 组织:1 M x 16 访问时间:55 ns 电源电压-最大:3.6 V 电源电压-最小:2.2 V 最大工作电流:22 uA 最大工作温度:+ 85 C 最小工作温度:- 40 C 安装风格:SMD/SMT 封装 / 箱体:TSOP-48 封装:Tray |
发布紧急采购，3分钟左右您将得到回复。