- 您现在的位置：买卖IC网 > PDF目录9096 > ISPPAC-CLK5312S-01T48I (Lattice Semiconductor Corporation)IC BUFFER FANOUT ISP UNIV 48TQFP PDF资料下载
参数资料
| 型号： | ISPPAC-CLK5312S-01T48I |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 16/56页 |
| 文件大小： | 0K |
| 描述： | IC BUFFER FANOUT ISP UNIV 48TQFP |
| 标准包装： | 250 |
| 系列： | ispClock™ |
| 类型： | 时钟发生器，扇出配送，零延迟缓冲器 |
| PLL： | 带旁路 |
| 输入： | HSTL，LVCMOS，LVDS，LVPECL，LVTTL，SSTL |
| 输出： | eHSTL，HSTL，LVCMOS，LVTTL，SSTL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 2:12 |
| 差分 - 输入:输出： | 是/无 |
| 频率 - 最大： | 267MHz |
| 除法器/乘法器： | 是/无 |
| 电源电压： | 3 V ~ 3.6 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 48-LQFP |
| 供应商设备封装： | 48-TQFP（7x7） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页当前第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页
Lattice Semiconductor
ispClock5300S Family Data Sheet
23
Figure 17. LVDS Input Receiver Conguration
Note that while a oating 100Ω resistor forms a complete termination for an LVDS signal line, additional circuitry
may be required to satisfactorily terminate a differential LVPECL signal. This is because a true bipolar LVPECL out-
put driver typically requires an external DC ‘pull-down’ path to a VTERM termination voltage (typically VCC-2V) to
properly bias its open emitter output stage. When interfacing to an LVPECL input signal, the ispClock5300S inter-
nal termination resistors should not be used for this pull-down function, as they may be damaged from excessive
current. The pull-down should be implemented with external resistors placed close to the LVPECL driver
Figure 18. LVPECL Input Receiver Conguration
Please note that while the above discussions specify using 50Ω termination impedances, the actual impedance
required to properly terminate the transmission line and maintain good signal integrity may vary from this ideal. The
REFA_REFP
REFB_REFN
Differential
Receiver
VTT_REFA
Close
VTT_REFB
Circ
u
it
Board
Connection
ispClock5300S
50
+
–
LVDS
Driver
Differential
Receiver
REFA-VTT
RPD
VTERM
REFB-VTT
Circ
u
it
Board
Connection
ispClock5300S
Close
50
+
–
LVPECL
Driver
REFA_REFP
REFB_REFN
相关PDF资料 |
PDF描述 |
|---|---|
| ISPPAC-CLK5312S-01TN48I | IC CLOCK PROGRAM BUFFER 48TQFP |
| VI-27Z-MX-F2 | CONVERTER MOD DC/DC 2V 30W |
| X9317TM8I-2.7T2 | IC XDCP 100TAP 100K 3WIRE 8-MSOP |
| X9314WST1 | IC XDCP SGL 32-TAP 10K 8-SOIC |
| ISPPAC-CLK5316S-01T64C | IC BUFFER FANOUT ISP UNIV 64TQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ISPPACCLK5312S-01T48I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ISPPACCLK5312S-01T64C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ISPPACCLK5312S-01T64I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ispPAC-CLK5312S-01TN48C | 功能描述:时钟驱动器及分配 ISP 0 Delay Unv Fan- Out Buf-Sngl End RoHS:否 制造商:Micrel 乘法/除法因子:1:4 输出类型:Differential 最大输出频率:4.2 GHz 电源电压-最大: 电源电压-最小:5 V 最大工作温度:+ 85 C 封装 / 箱体:SOIC-8 封装:Reel |
| ISPPACCLK5312S-01TN48C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
发布紧急采购，3分钟左右您将得到回复。